标准模拟开关架构及常见故障状况

   汽车、军事和航空电子应用中的恶劣工作环境对的技 术要求极端苛刻，电路必须能够承受高电压和电流、极端温度和湿度、振动、辐射以及各种其他应力。为了提供安全、娱乐、远程信息处理、控制和人机界面等应用领域所需的特性和功能，系统工程师迅速采用高性能电子器件。随着精密电子器件的使用日益增加，系统也变得越来越复杂，而且更易受到电子干扰，其中包括过压、闩锁状况和静电放电（ESD）事件。这些应用中采用的电子电路需要具有高可靠性和对系统故障的高耐受性，因此设计人员在选择器件时必须考虑到环境因素和器件自身限制。
    此外，每个集成电路都有制造商规定的一些JDZD额定值；设计时必须留意这些额定值，才能确保性能可靠且达到公布的技术规格。一旦超过这些JDZD额定值，则无法保证工作参数；甚至可能导致内置ESD、过压或闩锁保护失效，从而导致器件（并有可能更进一步）损坏或出现故障。
    本文描述了工程师在将模拟开关和多路复用器设计到恶劣环境下所用模块中时面临的挑战，并提供了一些一般解决方案建议， 以供人员用来保护容易损坏的器件。另外，文中介绍了一些新款集成开关和多路复用器，这些器件在过压保护、防闩锁特性和故障保护上均有所改善，能够处理常见应力状况。
    标准模拟开关架构
    要完全弄清楚模拟开关上故障状况造成的影响，首先必须查看其内部结构和工作极限。
    标准CMOS开关（图1）采用N和P沟道MOSFET作为开关元件、数字控制逻辑和驱动器电路。N和P沟道MOSFET以并联方式相连，允许进行双向操作，并将模拟输入电压范围可以扩展到供电轨，同时在整个信号范围内使导通电阻保持相当恒定。

    图1.标准模拟开关电路
    信号源、漏极和逻辑控制端对正负源电压都设计有箝位二极管以提供ESD保护，如图1所示。在正常工作模式下，这些二 极管反向偏置，因此除非信号超过电源电压，否则不会通过电 流。这些二极管的尺寸因工艺而异，不过一般都采用小型设计， 以尽量减少正常工作时的漏电流。
    模拟开关的控制方式如下：当栅极-源极电压为正值时，N沟道器件导通，而当该电压为负值时则关断；P沟道器件由互补信号进行切换，因此与N沟道器件同时接通。开关的接通与断开是通过在两个栅极上分别施加正负源电压来实现的。
    当栅极上的电压固定时，两个晶体管的有效驱动电压随着通过开关的模拟信号极性和幅度变化而呈比例变化。图2中的虚线表示，当输入信号接近电源电压时，总有一个器件的沟道开始饱和，从而造成该器件的导通电阻急剧增加。不过，并联器件在供电轨电压附近相互补偿，因此Z终得到的是完全的轨到轨开关，并且导通电阻在信号范围内保持相对恒定。

  图2.标准模拟开关RON图
    JDZD额定值
    设计时应当注意器件数据手册中规定的开关功率要求，这样才能保证性能、操作和寿命均达到Z佳。不幸的是，实际操作过程中存在电源故障、恶劣环境中的电压瞬变和系统或用户故 障，因而不可能始终达到数据手册的要求。
    只要模拟开关的输入电压超过电源电压，即使电源已关闭，内置ESD保护二极管变成正向偏置，允许流过大电流，这样即会超过那些额定值。正向偏置时，这些二极管导通电流并不只局限于几十毫安，一旦不对这个正向电流加以限制，就可能会造成器件损坏。更为严重的是，故障导致的损坏并不限于开关， 也可能影响到下游电路。
    数据手册的“JDZD额定值”部分（图 3）描述了器件可以 耐受的ZD应力条件；请务必注意，这些只是额定Z值。长期 在JDZD额定值条件下工作会影响器件的可靠性。设计人员应当始终遵循良好的工程实践做法，在设计中保留余量。此处示例摘自标准开关/多路复用器数据手册。

     图3.数据手册的“JDZD额定值”部分
    本例中，VDD至VSS参数的额定值为 18 V。该额定值取决于开 关的制造工艺和设计架构。所有高于18V的电压都必须与该开 关完全隔离开来，否则将会超过与该工艺相关的元件本征击穿电压，而这可能会损坏器件并导致工作不可靠。
    无论是否施加电源，模拟开关输入端的电压上限通常都取决于ESD保护电路，该电路可能会因发生故障情况而失效。

  图4.模拟开关—ESD保护二极管
    模拟输入电压极值以超出VDD和VSS 0.3 V为限，而数字输入电压极值以超出VDD和GND 0.3 V为限。当模拟输入超过电源电 压时，内置ESD保护二极管变为正偏并开始导通。如“JDZD额定值”部分所述，IN、S或D上的过压由内部二极管箝位。 虽然 30 mA以上的电流可以通过内部二极管且不会产生明显影响，但是器件可靠性和寿命可能会有所下降，且随着时间推移可能会出现电子迁移效应（即导线上金属原子逐渐发生移动）。当强电流流过金属路径时，移动中的电子与导线上的金 属原子之间会产生相互作用，迫使金属原子随着电子移动而移动。随着时间的推移，这可能会导致开路或短路。
    在将开关设计到系统中时，需要考虑到系统中因器件故障、用户错误或环境影响而可能出现的各种潜在故障，这点非常重 要。下一节将讨论超过标准模拟开关JDZD额定值的故障状况是如何损坏开关或导致其工作不正常的。
    常见故障状况、系统应力和保护方法
    故障状况的出现原因各不相同；表1中列出了一些Z为常见的系统应力及其实际
    有些应力可能无法避免。无论应力的来源是什么，更为重要的 是如何处理其产生的影响。下文问答环节涵盖了过压、闩锁和 ESD 事件三种故障状况并提供了一些常见的保护方法。
    过压
    什么是过压状况？
    当模拟或数字输入超过JDZD额定值时，即会出现过压状况。以下三个示例重点介绍了设计人员在使用模拟开关时应考 虑到的一些常见问题。
    1.电源缺失且模拟输入端存在信号（图5）
    在某些应用中，在模块的电源缺失时，来自远程位置的输入信号可能依然存在。当电源缺失时，供电轨可能会变为地，或者一个或多个供电轨可能悬空。如果电源变为地，输入信号可使内部二极管呈正偏，因而开关输入端的电流将流向地，这时如果电流未受限制，则会损坏该二极管。

   图5.故障路径
    如果失电导致电源悬空，输入信号可以通过内部二极管给器件 供电。因此，开关（可能还有采用其VDD电源供电的任何其他 器件）可能会上电。
    2. 模拟输入端的过压状况。
    当模拟信号超过电源电压（VDD和VSS）时，电源被拉至故障信号的二极管压降范围内。内部二极管转为正向偏置，电流从输入信号流至电源。过压信号还可流过开关并损坏下游器件。通过考虑P沟道FET的情况就可以明白这点
    栅极-源极电压为负值时，P沟道FET才可接通。当开关栅极等于VDD时，栅极-源极电压为正值，因此开关断开。在未加电电路中，当开关栅极等于0V或输入信号超过VDD时，栅极-源极电压现在为负值，因此信号将流过该开关。
    3.向采用单电源供电的开关施加双极性信号
    这种情况类似于前文所述的过压状况。当输入信号降至地以下， 从而导致信号输入端和地之间的二极管呈正偏并开始传导电流时，就会发生该故障。当向开关输入端施加偏置0 V DC的交流信号时，对于输入波形负半周的某一部分，寄生二极管可能呈 正偏。如果输入正弦波降至约–0.6 V以下，就会发生这种情况， 那时二极管将导通并对输入信号进行削波
    处理过压状况的Z佳方式是什么？
    上述三个示例都是模拟输入超过电源（VDD、VSS或GND）所导 致的结果。针对这些状况的简单保护方法包括添加外部电阻、 对电源添加肖特基二极管和在电源上添加阻断二极管。
    限流电阻可以串联在开关通路和外部电路之间（图 8）。该电 阻必须足够大，以便将电流限制在约 30 mA（或JDZD额定 值所规定的大小）。明显缺点是每个沟道的RON有所增加 （ RON），因而Z终导致总体系统误差增加。另外，对于采用多路复用器的应用，关断通道外部电路上的故障会出现在漏极 处，从而导致其他沟道产生误差。
    肖特基二极管连接在模拟输入端和电源之间，可以提供保护， 但是会造成漏电流和电容的增大。这些二极管可以防止输入信号超过电源电压0.3V至0.4 V以上，从而确保内部二极管不 会变成正向偏置，因而也就不会产生导通电流。籍由肖特基二极管转移电流可以起到保护器件的作用，但必须小心不要让外部器件受到过应力。
    第三种保护方法需要与电源串联阻断二极管（图 9），从而阻断流过内部二极管的电流。输入端上的故障导致电源悬空，而ZD正负输入信号成为电源。只要电源未超过工艺的JDZD额定值，器件应该都可以耐受故障。这种方法的缺点是受电源上的二极管影响而导致模拟信号范围有所缩小。此外，施加于输入端的信号可能通过器件并影响下游电路。
    While 这些保护方法虽然各有优点和缺点，但都需要外部器件、占用 额外空间并带来额外成本。在高通道数应用中，这点可能显得尤为突出。要消除外部保护电路，设计人员应当寻求可耐受这些故障的集成保护解决方案。 ADI 公司提供有多种集成有断电、过压和负信号保护功能的开关/多路复用器系列器件。
    预防措施有哪些？
    ADI公司的 ADG4612 和 ADG4613 具有低导通电阻和低失真性能，非常适合要求高JD的数据采集系统。导通电阻曲线在整个模拟输入范围都非常平坦，可确保拥有出色的线性度和低失真性能。
    ADG4612系列器件提供断电保护、过压保护和负信号处理功能，这些功能是标准 CMOS 开关所无法处理的。
    无电源时开关仍然处于断开状态。开关输入端呈现为高阻抗，有限的电流，就可以使开关或下游电路损坏。对于电源接通之前开关输入端可能存在模拟信号的应用，或者对于用户无法控制电源上电时序的应用，ADG4612非常有用。在断开条件下， 高达16 V的信号电平被屏蔽。另外，如果模拟输入信号电平比 VDD高出VT，开关即会断开。
显示了该系列器件断电保护架构的框图。该架构能够持续监测开关的源极和漏极输入，并与电源VDD和VSS进行比较。 在正常工作模式下，该开关的行为与支持完全轨到轨工作模式的标准CMOS开关相同。不过，当源极或漏极输入出现比电源高出一个阈值电压的故障状况时，内部故障电路会检测到过压 状况并将开关置于隔离模式。
    ADI公司还提供多路复用器和通道保护器，当器件上施加有 （?15 V）电源时可耐受 40 V/–25 V 的过压状况，而在无电源时则可耐受超过 55V/–40V的过压状况。这些器件专门设计用于处理断电状况导致的故障。
    这些器件由串联的N沟道、P沟道和N沟道MOSFET组成，如图11所示。当其中一个模拟输入或输出超过电源电压时，这些MOSFET之一即会断开，且多路复用器输入（或输出）表现为开路，同时输出箝位至供电轨范围内，从而防止过压损坏多路 复用器之后的任何电路。这样可以保护多路复用器、其驱动的电路以及驱动多路复用器的传感器或信号源。当电源缺失（如电池断开连接或电源故障）或暂时断开连接（如机架系统）时，所有晶体管都关断，且电流限制在纳安级别以下。 ADG508F， ADG509F， 和 ADG528F等8:1和差分4:1多路复用器具有此功能。
    单通道保护器 ADG465 和八通道保护器ADG467 具有与这些故障保护多路复用器相同的保护架构，但不具备开关功能。带有电源时，通道始终处于接通状态，但在发生故障时，输出箝位至电源电压范围内。
    闩锁
    什么是闩锁状况？
    闩锁可以定义为因触发寄生器件而在供电轨之间构建出低阻 抗路径。闩锁发生CMOS器件中：本征寄生器件构成PNPN SCR结构，当两个寄生基极-发射极之一瞬态发生正向偏置时 就发生闩锁（图 12）。而SCR导通则导致电源之间持续短路。 触发闩锁状况的后果非常严重：在“Z好”情况下，它会导致器件出现故障，需要上电周期来将器件恢复到正常工作模式； 在Z差情况下，如果电流未受到限制，器件（还有电源）会受到破坏。
    前文所述的故障和过压状况都是触发闩锁状况的常见原因。如果模拟或数字输入端的信号超过电源电压，寄生晶体管即会导通。该晶体管的集电极电流会造成第二个寄生晶体管的基极发射极上出现电压降低，而使第二个晶体管导通，导致电源之间出现自持续路径。图 12（b）清楚地显示了 Q1 和 Q2 之间形成的SCR电路结构。
    这类事件段时间就可以触发闩锁。短暂的瞬变、尖峰或ESD事件可能就足以导致器件进入闩锁状态。
    此外，如果电源电压超过器件的JDZD额定值，则可导致内部PN结击穿并触发 SCR。
    第二种触发机制是当电源电压升至足以击穿一个内部PN结并向SCR注入电流。
    处理闩锁状况的Z佳方式是什么？
    针对闩锁的保护方法包括推荐用于解决过压状况的相同保护方法。通过在信号路径中添加限流电阻、对电源添加肖特基二 极管以及在电源上串联二极管（如图8和图9中所示），这些都可帮助阻止电流流过寄生晶体管，从而防止SCR的触发。
    具有多个电源时，开关可能还存在上电时序问题，处理不当就可能超过其JDZD额定值。不恰当的上电时序可导致内部二极管导通并触发闩锁。通过在电源之间连接外部肖特基二极管，可确保当开关上施加有多个电源时，VDD始终位于这些电源的二极管压降（对于肖特基二极管，为 0.3 V）范围内，从而防止违背ZD额定值，因而可有效防止出现SCR传导。
    预防措施有哪些？
    As an作为外部保护电路的备选方案，一些IC采用外延层工艺制造， 该工艺可增加SCR结构中的衬底和N井之间的电阻。电阻增加 意味着，遇到更恶劣的应力才会触发SCR，从而使器件比较不容易受到闩锁影响。ADI公司的iCMOS 工艺就是一个例子，该工艺催生了 ADG121x， ADG141x， 和 ADG161x 开关/多路复用器系列。
    对于需要防闩锁型解决方案的应用，采用沟道隔离技术的新款开关和多路复用器能够保证工作电压高达?20 V的高压工业应用不会发生闩锁现象。ADG541x和ADG521x系列器件针对易于发生闩锁现象的仪器仪表、汽车应用、航空电子和其它恶劣环境而设计。该工艺在各CMOS开关的N沟道和P沟道晶体管之间放置一个绝缘氧化物层（trentch）。该氧化物层在器件之间提供垂直和水平方向上的完全隔离。因此，晶体管之间的寄生PN结被消除，从而生产出完全不会发生闩锁效应的开关电路
    行业惯例是根据在内部寄生电阻发展出足以维持闩锁条件的压降之前该过压条件下 I/O 引脚扇入扇出的过电流量，划分输入和输出对闩锁的敏感性性。
    一般认为100 mA足够。ADG5412防闩锁系列中的器件可以在 1-ms 脉冲上耐受?500 mA 而不发生失效。ADI公司的闩锁测 试是根据 EIA/JEDEC-78（IC 闩锁测试）来执行的。
    ESD—静电放电
    什么是 ESD事件？
    通常来说，ESD是器件上一种Z为常见的电压瞬变现象，具体 定义为“带有不同电势差的两个物体之间发生的单次快速高电流静电电荷转移”。这种现象非常常见：当我们从地毯等绝缘 表面上走过时，电荷即会不断积累，之后如果接触设备的接地部分，即会通过设备产生瞬间的高电流放电。
    ESD 事件产生的高压和高峰值电流会损坏 IC。其对模拟开关 的影响包括可靠性随时间推移而降低、开关性能下降、沟道漏 电流增加或器件完全失效。
    在 IC 生命周期的任何阶段中，无论从制造到测试，还是在搬 运、OEM 用户和Z终用户操作过程中，都可能会发生 ESD 事 件。为了评估 IC 对各种 ESD 事件的鲁棒性，确定了对下列仿真应力环境进行建模的电子脉冲电路：人体模型 （HBM）、感应 放电模型 （FICDM）和机器放电模型 （MM）。
    处理 ESD事件的Z佳方式是什么？
    在生产、组装和储存过程中，可以采用维持静电安全工作区域等 ESD 防护方法来避免累计任何电荷。这类环境及其中的工作人员通常可以进行仔细控制，但之后器件所用于的环境可能就无从加以控制。
    模拟开关 ESD 保护电路通常采用在模拟及数字输入端和源极之间放置二极管的形式，而电源保护电路也是采用在源极之 放置二极管的形式
    保护二极管可以将电压瞬变箝位并将电流导向源极。这类保护器件的缺点是它们会在正常工作时向信号路径中增加电容和 漏电流，而这点可能是有些应用中所不希望的。
    对于需要更强 ESD 事件保护的应用，通常可以采用齐纳二极管、金属氧化物压敏电阻（MOV）、瞬态电压抑制器（TVS）和二 极管等分立器件。不过，这些器件会在信号线路上造成电容和漏电流增加，因此可能导致信号完整性问题；这意味着设计人员需要仔细考量，并在性能和可靠性之间进行权衡。
    预防措施有哪些？
    ADI公司的大多数开关/多路复用器产品都满足至少?2 kV的 HBM水平要求，有些器件在性能方面更进一步，HBM额定值 高达?8kV。 ADG541x 系列器件的HBM指标为?8-kV、FICDM指标为?1.5-kV和MM指标为?400-V，实现高压性能和高ESD防 护性能的完美结合，是业界当之无愧的领军产品。
    总结
    当开关或多路复用器输入来自远程信号源时，发生故障的可能性更大。系统上电时序设计不当或系统热插拔都可能导致过压。在恶劣的电气工作环境中，若未采取保护措施，因连接欠佳或感性耦合导致的瞬变电压可能会损坏元件。此外，出现电源连接丢失而开关输入端仍然连接至模拟信号这样的电源失效时，也会发生故障。这些故障状况可能造成重大损坏，并导致高昂的维修成本。虽然可以采用多种保护设计技术来解决这 些故障，但是成本和空间会增加，并且通常需要对开关性能做出权衡取舍；而且即使是实施外部保护电路，也并不是始终都可以保护下游电路。而模拟开关和多路复用器通常是Z容易面临各种故障条件的电子元件，因此必须了解这些器件在遇到超过JDZD额定值的状况时的行为，这点非常重要。
    一些开关/多路复用器产品（如此处提到的器件）内部集成有保护电路，让设计人员无需采用外部保护电路，从而减少了电路板设计中的元件数量和成本。在高通道数应用中，节省将更为显著。
    Z终，通过采用具有故障保护、过压保护、抗闩锁和高 ESD 额定值的开关，将可得到符合工业要求的高可靠性产品，让客户和Z终用户更为满意。