如何设计PCB叠层 信号平面堆叠有哪些注意事项

　　PCB中的每一层在确定电气行为方面均起特定作用。信号平面层在组件之间承载电源和电信号，但是除非您在内部层中正确放置铜平面，否则它们可能无法正常工作。除了信号层之外，您的PCB还需要电源和接地层，并且您需要将它们放置在PCB叠层中，以确保新板正常工作。

　　那么放置电源，接地和信号层的  位置在哪里？这是PCB设计中长期争论的问题之一，迫使设计人员仔细考虑其电路板的预期应用，组件的功能以及电路板上的信号容限。如果您了解阻抗变化，抖动，电压纹波与PDN阻抗以及串扰抑制的限制，则可以确定要放置在板上的信号层和平面层的正确排列方式。

　　将您的设计意图变为现实需要正确的PCB设计工具集。无论您是要创建简单的两层板还是要创建具有数十层的高速PCB，PCB设计软件都需要适用于任何应用。

　　在定义信号平面堆栈时，入门设计人员可能会倾向于极端考虑。他们每个板只需要两层，或者每条小线迹都需要一个专用层。正确的答案介于两者之间，这取决于电路板上的网络数量，电路中可接受的纹波/抖动水平，是否存在混合信号等等。

　　通常，如果您的概念证明可以在面包板上正常工作，则可以在两层板上使用任何喜欢的布局技术，并且板极有可能正常工作。  多，您可能需要采用网格接地方法来处理高速信号，以提供  程度的EMI抑制。对于以高速或高频（或两者兼有）运行的更复杂的设备，您至少需要四层PCB叠层，包括电源层，接地层和两个信号层。

　　确定信号平面层的所需数量时，首先要考虑的是信号网的数量以及信号之间的近似宽度和间距。当您尝试估算堆叠中所需的信号层数时，可以采取两个基本步骤：

　　确定净计数：可以使用原理图中的简单净计数和拟议的电路板尺寸来估算电路板上所需的信号层数。层数通常与分数（净值*走线宽度）/（板宽）成正比。换句话说，更多具有更宽走线的网络需要使电路板更大，或者需要使用更多信号层。您必须默认使用此处的经验来确定在给定的电路板尺寸下容纳所有网络所需的信号层的确切数量。

　　添加您的平面层：如果需要对信号层进行受控阻抗布线，则现在需要为每个受控阻抗信号层放置参考层。如果组件密集排列，则在组件层下方需要一个电源平面，因为在表面层上没有足够的空间容纳电源导轨。这可能导致高净值HDI板所需的表面层数量达到两位数，但是参考层将提供屏蔽和一致的特性阻抗。

　　一旦确定了多层板的正确层数，便可以继续在PCB叠层中排列层数。

　　设计PCB叠层

　　PCB叠层设计的下一步是安排每一层以提供走线路径。您的叠层通常围绕中心芯层对称排列，以防止在高温装配和操作过程中翘曲。平面层和信号层的布置对于阻抗受控的布线至关重要，因为您需要对不同的走线布置使用特定的方程式，以确保阻抗受控。

　　对于刚柔叠层设计，您需要在叠层中为刚柔区域定义不同的区域。Allegro中的层堆栈设计工具使此过程变得容易。在将原理图捕获为空白PCB布局后，可以定义层堆栈以及通过不同层之间的过渡。然后，您可以继续确定受控阻抗布线所需的走线尺寸。

　　带状线与微带线和受控阻抗

　　为了控制阻抗，应使用带状线阻抗方程式设计在两个平面层之间的内部层上布线的走线。该方程式定义了带状线具有特定特性阻抗值所需的几何形状。由于方程式中存在三个不同的几何参数来确定阻抗，因此  简单的方法是首先确定所需的层数，因为这将确定给定板厚度的层厚度。内部信号平面层的铜重量通常为0.5或1oz./sq.。ft。这将走线宽度作为确定特定特性阻抗的  一个参数。

　　相同的过程适用于表面层上的微带线。确定层厚度和铜重量后，您只需确定用于定义特性阻抗的走线宽度即可。PCB设计工具包括一个阻抗计算器，可以帮助您确定走线的大小，以便它们定义了特征阻抗。如果需要使用差分对，则只需将每一层中的走线定义为差分对，阻抗计算器将确定走线之间的正确间距。

　　在实际板上布线时，它们可以电容或电感耦合至其他迹线和导体。附近导体产生的寄生电容和电感会改变实际布局中的走线阻抗。为了确保您已达到堆叠中所有层的阻抗目标，您需要一个阻抗分析工具来跟踪整个选定信号网络中的阻抗。如果在PCB布局中看到不可接受的较大变化，则可以快速选择走线并调整布线，以消除互连中的这些阻抗变化。

　　其中沿迹线的大阻抗变化以红色标记。应该调整该区域中迹线之间的间隔，以消除此阻抗变化或使其处于可接受的公差范围内。您可以在设计规则中定义所需的阻抗容限，布局后阻抗计算器工具将根据所需的阻抗值检查布线。

　　在上面的讨论中，我们仅研究了数字信号，因为它们比模拟系统的要求更高。全模拟板或混合信号板呢？对于模拟板，电源完整性要容易得多，但信号完整性则要困难得多。对于混合信号板，您需要将上面显示的数字方法与此处介绍的模拟方法结合起来。

　　数字信号的带宽可以扩展到某个高频，通常将拐点频率作为二进制信号的频率。拐点频率约为0.35/（上升时间），对于上升时间为1ns的信号，拐点频率为350MHz。对于更快的低至约20ps的数字信号，拐点频率现在扩展到17.5GHz。对于模拟信号，带宽要窄得多，您只需要担心电源平面阻抗和该带宽内的插入/回波损耗。这使得电源完整性和信号完整性更加容易。在此带宽之外的信号链中的任何损耗或高PDN阻抗都可以忽略不计。

　　信号隔离

　　另一种选择是更  的，需要使用接地的铜粉或通过围栏来确保电路板不同部分之间的隔离。如果在模拟走线的旁边进行地面浇注，则刚刚创建了一个共面波导，它具有很高的隔离度，是路由高频模拟信号的常见选择。如果要使用围栏或其他高频导电隔离结构，则应使用电磁场求解器检查隔离情况，并确定是否应选择在不同信号层中进行隔离。

　　回程计划

　　在板上混合模拟和数字信号对跟踪接地回路的位移电流以及数字和模拟板部分之间的隔离提出了严格的要求。电路板的布置应确保模拟返回路径不会在数字组件附近交叉，反之亦然。这可以简单地将数字和模拟信号分成由各自的接地层分隔的不同层。尽管这会增加成本，但可以确保不同部分之间的隔离。

　　如果模拟组件是从交流电源提取的，则模拟组件可能还需要专用的模拟电源板。在电力电子设备之外，这是一种罕见的情况，但是从概念上讲，只要您可以分析返回路径规划，就很容易处理。如果将模拟电源部分置于数字信号部分的上游并与之分开，则可以将单个电源平面专用于两种信号。如果正确规划返回路径，则可以防止不同电源部分和接地部分之间的干扰。对于带有开关稳压器的直流电源部分，需要将直流部分的开关噪声与交流部分分开，就像数字信号需要与模拟信号分开一样。