1、概 述
随着大规模集成电路水平的发展,以数字信号处理器(Digital Signal Process,DSP)为基础的实时数字信号处理技术正在迅速发展,现已广泛应用于图像处理技术、语声处理、智能化仪表、生物医学与工程、通信、自动控制等领域。由 Analog Device 公司生产的 ADSP 是应用非常广泛的一类 DSP,其典型产品有定点的 ADSP2181 和浮点的 ADSP21060。
在许多实际系统中,需要采用多片DSP级联的方式进行处理。因此,ADSP2181 经常经级联后用在实际系统中,我们设计了基于ISA总线的通用多 DSP 目标系统,这种系统可以用于早期研发及各种算法的硬件平台,他对缩短实际系统开发周期、项目预研等都有重要意义和应用价值。
2、 通用多DSP目标系统的构成
通用多 DSP 目标系统的构成由 6 片 ADSP2181、2 片 A/D 变换器以及实现逻辑功能的 FPGA 组成,其原理框图如图 1 所示。
(1)处理系统
整个处理系统由 6 片 DSP 构成,他完成对 2 路模拟信号的采集和数据处理。本系统采用的是 Analog Device 公司较为典型的定点DSP系列 ADSP2181,相邻 2 片 DSP 之间的串口数据的发送与接收、帧同步信号的发送与接收分别对应相连,数据的传输采用自动缓冲的方式。
(2)系统输入
系统输入的模拟信号由 2 路为 12b 的串行 A/D 变换器完成,采样率达 400kS/s,输入模拟量为单极性(0~2.5V)信号。模拟信号经 A/D 变换器后以串行方式送入第 1 片 DSP。
(3)时序控制
系统时序控制由 FPGA(Field Programmable Gate Array,现场可编程门阵列)实现,系统采用 Altera 公司的 FPGA 芯片 EPFl0K10,其实现的主要功能有:
①产生 ISA 总线对各片 DSP 访问的地址译码与控制;
②产生通过 IDMA 端口访问 DSP 所需的控制信号 IAL,IWR, IRD 和 IS;
③产生各个 DSP 的复位信号;
④产生满足 A/D 转换器时序要求的控制信号 CLK(串口时钟)和 CONV(转换控制)。
另外,FPGA 还完成了 DSP 与 ISA 总线之间数据传输所需的控制时序,有效地保证了数据传输的可靠性。
3 、通用多 DSP 目标系统的硬件设计
(1)目标系统的地址分配与实现
每块 DSP 目标板只占用一组端口地址,每组地址共 4 个:数据端口、地址端口、复位端口和控制端口。组起始地址通过 4b 跳线开关加以选择,设开关值为 n,则板卡起始地址为 360-4×n(记作 port),其他 3 个端口地址分别为 port+2,port+4,port+6。在 FPGA 中采用如图 2 所示的逻辑,实现了目标系统板端口地址的动态分配。
数据端口 port 用于实现对 DSP 内部存储器的读写操作,完成 DSP 与上位机之间的数据传输。
地址端口 port+2 用于提供对 DSP 进行读写操作时 DSP 内部程序存储区(PM)或数据存储区(DM)的起始地址。
复位端口 port+4 用于对 DSP 进行复位操作,实现对 DSP 的软复位。
控制端口 port+6 用于选择要操作的 DSP。
(2)控制信号的形成
目标板上 6 片 DSP 占用同一端口地址,系统工作时,可以对任意 DSP 的任一数据区进行读写操作。对 DSP 的片选信号是通过对控制端口的操作来实现的。当 A2A1=11 时,对应于 DSP 的控制端口,这时数据线的低 3 位(DATA[2..0])用于指定 6 个 DSP 中的一个。
4 、软件设计
ADSP2181 片内集成了一个可以访问其内部存储器的 16 b IDMA 端口,主机通过此端口可以访问 ADSP2181 片内的程序存储器和数据存储器的任一单元,实现对 DSP 文件、传输数据等操作,这一过程是通过上位机对 DSP 的 IDMA 端口的操作来完成的。本文设计了基于 VB 的通用多 DSP 目标系统的软件,通过上位机对目标系统进行各种操作。
(1)端口选择 选择一组端口地址,他应与目标板的端口地址相一致;
(2)处理器选择 选择所要进行读写操作及的处理器号(1#~6#);
(3)文件选择 选择要加载到指定 DSP 的程序;
(4) 执行操作,并自动检查加载是否成功,若不成功,则重新加载;
(5)读处理器选择 调用读处理器模块,读选定处理器的指定单元的内容;
(6)写处理器选择 调用写处理器模块,在所选的处理器的指定单元写入数据。
5 、结 语
通用多 DSP 目标系统,在地址分配上充分考虑到了 ISA 总线和定点 ADSP2181 的特点,采用地址的动态分配技术,有效地节省了系统的资源。软件可以对 1 片或多片 DSP 进行文件、读、写等操作,极大地增强了系统的通用性与灵活性。该系统可用于各种算法的硬件平台和早期研发,具有较高的应用价值。
免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。