嵌入式 MRAM的高性能应用

　　总结

　　一种新型自旋转移转矩磁阻存储器(STT-MRAM) IP为高性能嵌入式应用提供了一个有吸引力的选择。

　　介绍

　　如今，社会上广泛的应用程序都迫切需要嵌入式非易失性内存IP。

　　embedded memory requirements

　　然而，嵌入式非易失性闪存IP的未来扩展在更的节点上是无效的。一些替代的存储器技术已经被作为“闪存的替代品”来追求，例如相变存储器(PCM)材料，电阻变化存储器(RRAM)，自旋转移转矩磁阻存储器(STT-MRAM)。这些技术提供了密集的位单元(“1T1R”)，并通过改变单元的静态电阻来操作，这种电阻是通过材料的“Write1”和“Write0”脉冲电流和大小引起。当单元被访问时，读操作感知电阻大小，大大降低单元电流。理想情况下，两个电阻之间的比率非常高，以加速读取操作。

　　作为嵌入式闪存的替代品，这些技术的评估标准如下:

　　波动率量度，即操作温度范围、数据保留(非常依赖于温度)

　　Bit密度

　　Bit单元电阻比

　　读写时间

　　数组写粒度

　　低功率

　　持久性(反映为超过误码率阈值之前的R/W周期数)

　　额外的制造复杂性(例如成本)

　　STT-MRAM是目前采用速度快的嵌入式内存技术。位元的“磁隧道结”(MTJ)的截面如图所示。电池由两层铁磁层组成，被一层薄薄的隧道氧化物隔开。“自由层”的磁极化随写入电流的方向和大小而改变。无论自由层的极化与参考层是“平行”还是“反平行”，通过这些层的电阻有很大的不同。

　　MTJ cross section

　　MTJ截面

　　用于STT-MRAM的磁隧道层和电子隧道层很容易制作和蚀刻。MTJ满足典型的嵌入式flash需求，如个图所示，它具有高粒度寻址能力的巨大优势。

　　对于上面列出的高要求性能和持久性的嵌入式内存应用程序集，STT-MRAM技术特性将需要持续的研发投资。

　　STT-MRAM高性能和耐久性

　　在近的VLSI 2020研讨会上，来自GLOBALFOUNDRIES的一个团队介绍了一种全新高性能STT-MRAM产品。他们开发了一种新的MTJ材料层堆栈，以优化读访问时间并同时显著地延长持久周期的次数。

　　下表给出了这个新的STT-MRAM IP的总体规范:

　　requirements table

　　（高性能应用程序的持久性目标是使用10nsec写入脉冲的比特错误率(BER)限制1E-06 (1 ppm)来定义的。）

　　与类似eflash的替换设计相比，这种高性能电池的保留性能在125摄氏度时降低到了10秒。(在125C时保持10秒相当于在85C时保持1周。)这将需要一个低开销的刷新周期。

　　GLOBALFOUNDRIES团队在阵列实现中添加了几个奇特的工程优化:

　　MTJ阵列采用自适应工作电压

　　读出放大器Trim处于性能

　　例如，Write1和Write0电流方向的电压偏置适于响应内部温度传感器。所需的Vop在较低的温度下更高，例如，与25℃相比，在-40℃时为+10%(在125C时为-16%)。这是由于在低温下更高的“胁迫”磁场（coercive magnetic field），必须被克服来改变极化。

　　Vop versus T

　　下面的图表强调了GLOBALFOUNDRIES在研讨会上提供的技术数据。

　　个图显示了具有不同写入脉冲宽度的两个不同MTJ材料堆的中BER，作为Vop的函数。堆栈“C”被优化为单写脉冲10nsec。(注意，较长的电流脉冲和/或多个脉冲，可能包括一个中间的读-验证操作，提高了误码率。)

　　write cycle BER

　　下面的图说明了在125C下的堆栈“C”的读存取周期的误码率，并带有检测放大器的修整。

　　read cycle BER

　　STT-MRAM可靠性评估

　　进行可靠性评估，以确保没有相邻位元“干扰”失败。

　　STT-MRAM阵列的耐久性规范要求开发一个MTJ寿命模型，使用加速电压和温度条件下的BER数据。(使用足够的阵列数据所需的时间太长，因此必须采用其他破坏机制模型常用的加速应力技术。)GLOBALFOUNDRIES团队指出，对于传统器件栅氧化物的随时间变化的介电击穿(TDDB)有大量的模型参考，但迄今为止，对MTJ寿命击穿机制的模型还很少。

　　耐久性数据(1ppm BER)的结果为如下所示的可靠性模型:

　　endurance model

　　该图说明了模型外推到>1E12在-40C的耐久周期，使用10nsec的积极的写入周期脉冲。对于高于-40摄氏度的温度(较低的Vop)和较大的写入脉冲宽度，这种优化的MTJ堆栈的持久周期数将会大得多。

　　通过大量的研发工程，GLOBALFOUNDRIES团队展示了一种新型MTJ材料堆栈，提供了STT-MRAM阵列的“高性能”变体。虽然该技术的初始IP提供了一个有吸引力的替代非易失性eFlash，这一新技术推动STT-MRAM进入一个极具竞争力的位置。

　　延伸阅读——STT-MRAM存在的两个弊端

　　随着自旋转移矩效应的发现以及材料和结构的优化，基于自旋转移矩效应的STT-MRAM器件应运而生。自从自旋转移矩效应被证实以来，一方面研究人员通过大量的努力尝试降低磁化反转的临界电流，增加热稳定性.

　　早期的磁隧道结采用面内磁各向异性（In-Plane Magnetic Anisotropy）。它存在如下两个弊端：

　　1）随着工艺减小，热稳定性恶化。采用面内磁各向异性磁隧道结的存储寿命取决于热稳定性势垒和磁各向异性场，面内磁各向异性的来源是薄膜平面较大的长宽比。

　　随着工艺尺寸的微缩（＜50nm），这种薄膜的边际效应加剧，会产生显著的磁涡旋态，难以保持较高的热稳定性势垒，甚至稳定的磁化也无法存在，这将限制MRAM的存储密度；

　　其次面内磁各向异性的磁隧道结降低了自旋转移矩的翻转效率

　　因此，对于相同的热稳定性势垒，垂直磁各向异性能够使磁隧道结的临界翻转电流比面内磁各向异性的更低，相应地，自旋转移矩的翻转效率更高。鉴于上述优势，研究人员也一直致力于采用垂直磁各向异性的磁隧道结结构建高密度、低功耗的pSTT-MRAM。

　　图1（a）垂直磁各向异性的磁隧道结；（b）沿面内和垂直方向的磁化曲线，证明易磁化轴沿垂直方向。