2.2总体结构与数据通路
2.3状态确定
该系统指令周期是6个时钟周期,前是三个时钟周期即状态S0~S2为指令的读取周期,后3个时钟周期即S3~S5为指令的执行周期。
2.4设计指令执行的流程
2.5编程、调试、运行、仿真
编程、编译、综合所设计的工程文件,建立测试向量进行功能仿真。将生成的JEDEC文件至实验仪器的ispLSI芯片中。按设计的线路图进行连线。系统连线图如图2所示。把程序写入内存中。调试运行。
3各功能部件的VHDL源程序
3.1内存ROM功能模块的VHDL实现
对于图1中ispLSI芯片功能图中内存ROM 16X8的功能采用VHDL实现代码如下。
rom16x8: process(ce)
begin
if ce=‘0’ then ——使能端ce为逻辑“0”时,才能进行数据的读取命令。
case addrbus is
when“0000”=》
maindata
maindata[outport,led,wr]) [.x.,1]-》[.x.,。x.,。x.];
@REPEAT 100 {[.c.,0]-》[.x.,。x.,。x.];} [.x.,1]-》[.x.,。x.,。x.];
END
3.2 CPU功能模块的VHDL实现
对于图1 中ispLSI 芯片功能图中内CPU 功能模块的VHDL 实现流程如图3 所示,它是整个模型机的。
基于EDA技术的计算机硬件系统设计方案
图3 CPU 功能模块VHDL 实现流程
计算机硬件系统的仿真根据ROM的中存放的程序不同,这个模型机完成的操作也就不同,下面将通过建立编写仿真测试向量,来进行逻辑功能仿真,检验设计是否实现了需要完成的功能。 对实现20-6+2运算的工作程序及其在ROM内存映像(起始地址0H)如表3所示:
表3工作程序
基于EDA技术的计算机硬件系统设计方案
利用上面建立的测试向量文件,其仿真结果如图4所示。
由仿真波形可以看到在执行OUT指令时送出20-6+2的运算结果为1C,同时使输出给OUTPUT DEVICE的信号led=‘0’,wr也由1-》0.在执行HLT指令时run由1-》0,模型机停机。这与理论结果完全相符。
基于EDA技术的计算机硬件系统设计方案
图4仿真结果
结束语
作者创新点为:提出了在TDN-CM++实验装置中的复杂可编程逻辑器件ispLSI1032芯片上,设计定向型计算机硬件系统(包括运算器、控制器、存储器)的结构、设计方法及具体实现,弥补了TDN-CM++实验装置的不足,为进一步理解计算机原理和组成以及系统结构方面的知识创造了条件,为嵌入式系统等的应用打好基础。
免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。