关于阻抗的话题已经说了这么多，想必大家对于阻抗控制在
pcb layout中的重要性已经有了一定的了解。俗话说的好，工欲善其事，必先利其器。要想板子利索的跑起来，传输线的阻抗计算肯定不能等闲而视之。
在高速设计流程里，叠层设计和阻抗计算就是万里长征的步。阻抗计算方法很成熟，所以不同的软件计算的差别很小，本文采用Si9000来举例。
阻抗的计算是相对比较繁琐的，但我们可以总结一些经验值帮助提高计算效率。对于常用的FR4，50ohm的微带线，线宽一般等于介质厚度的2倍；50ohm 的带状线，线宽等于两平面间介质总厚度的二分之一，这可以帮我们快速锁定线宽范围，注意一般计算出来的线宽比该值小些。
除了提升计算效率，我们还要提高计算。大家是不是经常遇到自己算的阻抗和板厂算的不一致呢？有人会说这有什么关系，直接让板厂调啊。但会不会有板厂调不了，让你放松阻抗管控的情况呢？要做好产品还是一切尽在自己的掌握比较好。
以下提出几点设计叠层算阻抗时的注意事项供大家参考：
1，线宽宁愿宽，不要细。这是什么意思呢？因为我们知道制程里存在细的极限，宽是没有极限的。如果到时候为了调阻抗把线宽调细而碰到极那就麻烦了，要么增加成本，要么放松阻抗管控。所以在计算时相对宽就意味着目标阻抗稍微偏低，比如单线阻抗50ohm，我们算到49ohm就可以了，尽量不要算到51ohm。
2，整体呈现一个趋势。我们的设计中可能有多个阻抗管控目标，那么就整体偏大或偏小，不要
100ohm的偏大，90ohm的偏小。
3，考虑残铜率和流胶量。当半固化片一边或两边是蚀刻线路时，压合过程中胶会去填补蚀刻的空隙处，这样两层间的胶厚度时间会减小，残铜率越小，填的越多，剩下的越少。所以如果你需要的两层间半固化片厚度是5mil，要根据残铜率选择稍厚的半固化片。
4，指定玻布和含胶量。看过板材
datasheet的工程师都知道不同的玻布，不同的含胶量的半固化片或芯板的介电系数是不同的，即使是差不多高度的也可能是3.5和4的差别，这个差别可以引起单线阻抗3ohm左右的变化。另外玻纤效应和玻布开窗大小密切相关，如果你是10Gbps或更高速的设计，而你的叠层又没有指定材料，板厂用了单张 1080的材料，那就可能出现信号完整性问题。
当然残铜率流胶量计算不准，新材料的介电系数有时和标称不一致，有的玻布板厂没有备料等等都会造成设计的叠层实现不了或交期延后。咋办？的办法就是在设计之初让板厂按我们的要求，他们的经验设计个叠层，这样多几个来回就能得到理想又可实现的叠层了。
上次讲到了阻抗计算和工艺制程之间的一些"权衡的艺术"，主要是为了达到我们阻抗管控目的的同时，也能保证工艺加工的方便，以及尽量降低加工成本。接下来，就具体说说，利用SI9000计算阻抗的具体过程。
如何计算阻抗
对于阻抗计算而言，层叠设置是先决条件，首先必选先设置好单板的具体层叠信息，下面是一个常见八层板的层叠信息，以这个为例子，看看阻抗计算的一些注意事项。
图一
对于
信号线而言，在板子上实现的形式又分为微带线和带状线，两者的不同，使得阻抗计算选择的结构不一致，下面分别讨论这两种常见的阻抗计算的情况。
a、微带线
微带线的特点就是只有一个参考层，上面盖绿油。下面是单线（50Ω）和差分线（100Ω）的具体参数设置。
注意事项：
1、H1是表层到参考层的介质厚度，不包括参考层的铜厚；
2、C1、C2、C3是绿油的厚度，一般绿油厚度在0.5mil~1mil左右，所以保持默认就好，其厚度对于阻抗有细微影响，这也是处理文字面是，尽量不让丝印放置在阻抗线上的原因。
3、T1的厚度一般为表层铜厚加电镀的厚度，1.8mil为0.5OZ+Plating的结果。
4、一般W1是板上走线的宽度，由于加工后的线为梯形，所以W2
b、带状线
带状线是位于两个参考平面之间的
导线。下面是单线（50Ω）和差分线（100Ω）的具体参数设置。
注意事项：
1、H1是导线到参考层之间CORE的厚度，H2是导线到参考层之间PP的厚度（考虑pp流胶情况）；如图一所示层叠，若阻抗线在ART03层，那么H1就是GND02到ART03之间的 介质厚度，而H2则是GND04到ART03之间的介质厚度再加上铜厚。
2、Er1和Er2之间的介质不同时，可以填各自对应的介电常数。
3、T1的厚度一般为内层铜厚；当单板为HDI板是，需要注意内层是否有电镀。
上述是常见的阻抗线的计算，然而有部分单板由于板子较厚，层数较少，利用上面的方法没有办法计算出阻抗线的具体参数，这时候就要考虑共面阻抗了，如下图所示：
注意事项：
1、H1是导线到近参考层之间介质的厚度。
2、G1和G2是伴随地的宽度，一般是越大越好。
3、D1是到伴随地之间的间距。
问题：了解基本的阻抗计算后，对于单板上的信号线而言，他们的阻抗和什么因素有关，各自是什么关系（正比还是反比）？
