28GHz 5G通信频段射频前端模块MMIC的设计

　　1.设计目标
　　FEM发射通道的设计着重于功率回退下实现高效率，以提供线性放大，这是5G通信系统提出的要求。功率回退下的目标功率附加效率(PAE)定为6%，三阶交调(IMD3)低于-35dBc(功率回退值：从1dB压缩点开始大约退回7dB)。对应1dB压缩点(P1dB)的RF输出功率定为20dBm。而接收通道需要在非常低的电流消耗下(15mA，+4V电源)，实现低于4dB的噪声系数(包括开关损耗)。
　　射频前端MMIC的功能框图如图1所示。发送信号路径从图的上半部分中的左侧延伸到右侧;输入端口位于标有“PA_RFin”的引脚上。输入信号由三级功放(PA)放大，然后通过RF功率检测器和单刀双掷(SPDT)开关连接至天线。片上定向功率检测器可监测发射出的射频输出功率，并且片上集成了温度补偿功能。带补偿的功率检测器输出由电压“Vref”和电压“Vdet”之间的差值决定。芯片内集成了由(低电平有效)逻辑信号“PA_ON”控制的快速开关赋能电路(图1中的PA赋能电路)。可在发射和接收模式之间切换时，快速给PA上电和断电，从而在PA不用时达到仅使用0.1mA的电流，限度地提高整个系统的效率。

　　进一步评估了史密斯圆图上的其他阻抗点下，功放的P1dB和功率回退两种条件下的性能。图2a中的负载条件明显具有的综合性能，因此被选定用于输出级设计。终选择了52mA/mm的偏置电流，并选择了8x50μm器件作为输出级的基本单元，以满足功率指标要求。并根据总的传输增益指标确定了需要三级放大。
　　　通过依次为驱动放大级和预驱动放大级选择晶体管尺寸来设计完整的三级功率放大器。这同样需要仔细考虑设计折中，因为较大的晶体管尺寸可改善整体线性度但会降低PAE。当所有晶体管的尺寸和偏置确定后，就可以继续进行匹配和偏置电路的详细设计。版图设计从整个设计过程的早期阶段就需要开始考虑，以避免不引入过大的寄生效应以及确保设计的可实现性。功放的和第二级使用共同的栅极偏置引线(加在引脚PA_Vg12上)，而第三级设置单独的偏置引线(PA_Vg3)。这样就可以单独优化两个电压，以对PA的线性度或PAE进行提升。漏极供电可以类似地通过两个独立的引脚施加+4V电压在“PA_Vd12”和“PA_Vd3”上，尽管这两个引脚在PCB板上是相连的。
　　SPDT开关采用串并结构，该设计中的串联和并联分支中集成了多个晶体管以提高线性度1。晶体管截止时的电容限制了关断状态下器件在高频率处的固有隔离度，在28GHz时开关晶体管的隔离度仅为几dB2。减小晶体管尺寸可以改善固有隔离度，但会增加导通状态下的插入损耗并降低其线性度，因此不是一种可行的选择。这里采取的方法是采用片上电感补偿来改善关断状态隔离度。经过细致设计确保导通状态下具有较低插入损耗，以实现发射通道的高输出功率和接收通道的低噪声系数。开关由一个比特位控制电压“Vctrl1”控制，该位设置为4V时表示发射模式、0V时表示接收模式。“单刀双掷控制电路”(SPDT控制电路)可实现单比特控制，该电路本质上是一对二线译码器。控制电路和SPDT本身消耗的总电流仅1mA，由“VD_SW”处施加的+4V电源提供。
　　接收通道的输入位于通过SPDT连接到两级LNA输入的“天线”引脚处。接收通道的输出位于标记为“LNA_RFout”的引脚上。与PA一样，LNA也具有快速开关赋能电路，使得LNA在不工作时仅消耗低至0.1mA的电流。低噪声放大器设计过程的关键是找到一种消耗电流低、又具有良好噪声系数和足够线性度的设计。
　　重要的步是选择合适的晶体管尺寸。可使用多个短叉指来减小晶体管的栅极电阻并改善噪声系数。低噪放的两级都采用了串联感性反馈，以使噪声系数所需的阻抗更接近于共轭匹配和增益所需的阻抗。
　　低噪声放大器的级以噪声系数为设计优化目标，但仍需产生足够的增益才能充分降低第二级噪声系数的影响。低噪放第二级的噪声系数并不重要，因此这级设计成比级有更高的增益。设计得到的LNA仅需要+4V电源的10mA直流电流。栅极偏置电压施加在引脚“LNA_Vg”上，而+4V漏极偏置电压加在“LNA_Vd”上。“LNA_Vsense”引脚则提供对偏置电流的监测。监测到的偏置电流信息可以用于控制栅极电压以补偿例如温度等环境条件的变化。在正确偏置下，此监测引脚的电压为3.9V。使用增强型晶体管的工艺意味着只需要正电源电压，从而使MMIC非常便于系统集成。
　　仔细的电磁仿真对确保各个模块良好的射频性能是非常重要的。采用了逐步添加的方法，每次将电路的一部分加入到EM仿真中，而其余部分仍使用工艺设计套件(PDK)中的模型进行仿真。由于集成电路用于二次注塑工艺所得塑料封装中，所以在集成电路上方注塑的化合物也需要在电磁仿真中考虑。
　　3.评估和测试
　　图3是射频前端芯片的照片。该射频前端MMIC芯片尺寸为3.38mm × 1.99mm。其焊盘/引脚位置与框图中所示的位置相似，并且它还多集成了多个接地盘，以使其完全可以进行在片射频测试(RFOW)。它被设计为采用低成本注塑成型5mm × 5mmQFN封装。并且考虑到铸模塑料的影响，需要精心设计从芯片到PCB的射频过渡界面。设计了定制的引线框架用于实现该过渡，并且封装体上的射频端口都被设计为接地-信号-接地(GSG)界面。
　　图3：28GHz 5G通信射频前端模块MMIC的芯片照片
　　完成加工制造之后，对多块芯片进行了在片射频测试，以便在封装之前确认芯片达成了流片即成功的设计目标。这里没有给出在片射频测试结果，给出的所有结果都是芯片完整封装后安装在典型PCB评估板上后测量得到的。
　　PCB评估板采用低成本层压板材料设计，适合大批量生产。将封装好的射频前端模块样品组装到PCB评估板上;所有测量的性能都校准到PCB评估板上的封装引脚处，从而包含了芯片到PCB过渡结构的影响。设计了TRL校准单元来将测量的性能校准到封装的参考面。图4显示了TRL校准PCB板，以及一块PCB评估板的照片。
　　图4：封装好的射频前端模块验证板和TRL校准板照片
　　射频前端模块MMIC安装在PCB上，并以封装的射频引脚为参考面获取验证结果。在验证过程中使用市售的多通道DAC和ADC芯片来控制和监测射频前端模块。该射频前端模块不需要任何负电压，因为它采用的是增强型工艺。图5给出了一个典型射频前端模块的发射通道的测量与仿真S参数的比较。测量数据和仿真结果相当吻合。在此模式下，LNA被关闭，SPDT控制位“Vctrl1”切换为高电平，而PA则偏置在+4V电压下约70mA总静态电流。从27到29GHz，小信号增益(S21)为17.1dB±0.4dB。输入反射衰减(S11)在整个频段优于18dB。由于输出匹配是按功率回退条件下PAE设计，而不是的S22，尽管如此测量到的S22(未给出图示)在整个频带上为8dB或更好。
　　图5：射频前端模块的发射通道的小信号性能测试与仿真对比
　　以输出为参考的发射通道的三阶截取点(OIP3)以100MHz的频率间隔进行评估，以反映5G系统中的宽信道带宽。图6是典型射频前端模块的实测OIP3与有用频率的功率之间的关系图，其功率范围从1至11dBm。可以看出该5G频段上的OIP3约为+28dBm，有用频率功率在10dB范围内变动时，OIP3变化很小。测量到的和仿真的OIP3与频率的关系如图7所示，具有良好的一致性。
　　图6：射频前端模块发射通道的OIP3与频率和输出功率的关系(100MHz的频率间隔)
　　图7：测得的和仿真的OIP3随频率变化的比较
　　尽管5G通信系统需要线性放大来保持调制保真度，但为了提供一个便于比较的性能指标，还是有必要测量输出P1dB和PAE。测量所得性能如图8所示，可见P1dB在20.2dBm左右，并在饱和时上升到21dBm。FEM的发射通道PAE约为20%，仅在该频带的高段略有下降。
　　图8：发射通道测得的P1dB和PAE随频率的变化关系
　　如上所述，该FEM的设计是为了实现从P1dB回退7dB左右时的性能指标(OIP3和PAE)。具体指标是在100MHz间隔的双频测试中，IMD3(三阶交调项)相对于所需有用信号，要低-35dBc。这个工作点很接近于该射频前端将用于的5G系统的设定要求。
　　图9显示了在-35dBc的IMD3点工作时，测量和仿真的PAE和总射频输出功率的关系图。测得的PAE达到较好的6.5%，主要是由于PA被设计工作在深AB类。总射频输出功率大约为13.5dBm，这对应于+28dBm的OIP3功率。
　　图9：7dB功率回退下发射通道测试和仿真所得的功率和PAE比较。
　　根据片上射频通道功率检测器的特性，可通过一个直流电压监测射频输出功率的大小。图10给出了温度补偿检测器输出电压“Vref-Vdet”(mV为单位，对数坐标)与输出功率(单位dBm)的关系，包含了超过15dB的变化范围。在对数坐标下这个特性关系是线性的，使得功率监测更容易。
　　图10：28GHz时射频前端模块发射通道的片上功率检测器输出特性曲线
　　当使用FEM的接收通道时，PA被关闭，“Vctrl1”设置为0V，LNA被偏置在+4V电源下10mA左右，此时在“LNA_Vsense”引脚上观察到3.9V电压。图11给出了测量和仿真增益和噪声系数(NF)的比较。测得的小信号增益约为13.5dB，整个频段的增益平坦度达到±0.3dB。接收通道具有的噪声系数，从27到29GHz的典型值为3.3dB，且仿真和测量到的性能之间具有良好的一致性。
　　图11：接收通道测试和仿真所得增益与噪声系数
　　接收通道也具有相当不错的线性度，且只消耗不大的功率(只有40mW：4V时10mA)。诸如P1dB和OIP3等关键指标在整个频段分别为6.2和21dBm左右。图12是测试所得P1dB和OIP3随频率变化的关系。
　　图12：接收通道测试所得P1dB和OIP3
　　4.结论
　　本文介绍的射频前端MMIC将在未来的28GHz频段5G系统中发挥关键作用。该模块已经验证可以满足集成到毫米波相控阵或波束切换终端的所有要求，并提供卓越的发射通道线性度和效率，同时还有出色的接收噪声系数。发射和接收通道的关键性能指标都达到了设计要求，使得该模块非常适合毫米波5G应用。该芯片还包括了多种实用的功能，如发射功率检测器、发射和接收赋能电路，SPDT译码器电路和接收偏置监测电路。采用的0.15μm增强型砷化镓PHEMT工艺实现。该模块非常易于使用常见的多通道ADC和DAC芯片进行控制和监测。此外，该模块可方便地封装在一个紧凑且低成本的5mm × 5mm QFN表贴塑料封装中
　　　PA通常会工作在从压缩点回退几dB的条件下，以保持其发射的调制信号不严重失真。设计方法是优化功率放大器工作在P1dB点回退7dB左右的性能。为了在该工作条件下达到较优的PAE，PA将偏置在深AB类。
　　2.设计折中策略
　　该设计起始于对候选单元晶体管进行器件级仿真。这项仿真工作可以获得如器件尺寸、偏置点、目标阻抗、PA级数和驱动器比率等关键信息，为后续精细的功率放大器设计奠定了坚实的基础。
　　这项工作的一个重要部分在于确定如何限度地提高功率回退下的PAE。一般来说，可通过降低器件静态偏置电流密度来实现。但是该方法中电流密度可往下调的范围受限于增益和线性度约束，因为这两者都随着电流密度的降低而恶化。功率回退条件下的PAE和增益与线性度之间有明确的折中关系。
　　设计中主要关心的线性度指标是在功率回退条件下，IMD3必须小于-35dBc。如图2所示，在偏置电流降低的情况下，IMD3性能对基频负载条件特别敏感。图2a显示了偏置为深AB类的8×50μm器件在4V、75mA/mm时的负载牵引仿真结果，并标出了P1dB下的PAE点对应的负载。该图还给出了仿真所得该负载和功率回退条件下IMD3的性能，表明离-35dBc的指标还有大约4dB的裕度。仿真的PAE在该功率回退条件下约为15%，且该效率只计入器件的作用，不包括任何输出损耗。图2b显示了相同器件和偏置工作条件下，P1dB功率点对应的负载以及IMD3等信息。发现在相同的相对功率回退情况下，其IMD3的性能明显更差，超出指标5dB以上，而此时PAE和前一种条件相似，约为15.7%。

　　图2：P1dB条件下PAE对应的阻抗点以及对应的功率回退条件下的IMD3(a);P1dB条件下功率对应的阻抗点以及对应的功率回退条件下的IMD3(b)。

　　进一步评估了史密斯圆图上的其他阻抗点下，功放的P1dB和功率回退两种条件下的性能。图2a中的负载条件明显具有的综合性能，因此被选定用于输出级设计。终选择了52mA/mm的偏置电流，并选择了8x50μm器件作为输出级的基本单元，以满足功率指标要求。并根据总的传输增益指标确定了需要三级放大。

　　通过依次为驱动放大级和预驱动放大级选择晶体管尺寸来设计完整的三级功率放大器。这同样需要仔细考虑设计折中，因为较大的晶体管尺寸可改善整体线性度但会降低PAE。当所有晶体管的尺寸和偏置确定后，就可以继续进行匹配和偏置电路的详细设计。版图设计从整个设计过程的早期阶段就需要开始考虑，以避免不引入过大的寄生效应以及确保设计的可实现性。功放的和第二级使用共同的栅极偏置引线(加在引脚PA_Vg12上)，而第三级设置单独的偏置引线(PA_Vg3)。这样就可以单独优化两个电压，以对PA的线性度或PAE进行提升。漏极供电可以类似地通过两个独立的引脚施加+4V电压在“PA_Vd12”和“PA_Vd3”上，尽管这两个引脚在PCB板上是相连的。
　　SPDT开关采用串并结构，该设计中的串联和并联分支中集成了多个晶体管以提高线性度1。晶体管截止时的电容限制了关断状态下器件在高频率处的固有隔离度，在28GHz时开关晶体管的隔离度仅为几dB2。减小晶体管尺寸可以改善固有隔离度，但会增加导通状态下的插入损耗并降低其线性度，因此不是一种可行的选择。这里采取的方法是采用片上电感补偿来改善关断状态隔离度。经过细致设计确保导通状态下具有较低插入损耗，以实现发射通道的高输出功率和接收通道的低噪声系数。开关由一个比特位控制电压“Vctrl1”控制，该位设置为4V时表示发射模式、0V时表示接收模式。“单刀双掷控制电路”(SPDT控制电路)可实现单比特控制，该电路本质上是一对二线译码器。控制电路和SPDT本身消耗的总电流仅1mA，由“VD_SW”处施加的+4V电源提供。
　　接收通道的输入位于通过SPDT连接到两级LNA输入的“天线”引脚处。接收通道的输出位于标记为“LNA_RFout”的引脚上。与PA一样，LNA也具有快速开关赋能电路，使得LNA在不工作时仅消耗低至0.1mA的电流。低噪声放大器设计过程的关键是找到一种消耗电流低、又具有良好噪声系数和足够线性度的设计。
　　重要的步是选择合适的晶体管尺寸。可使用多个短叉指来减小晶体管的栅极电阻并改善噪声系数。低噪放的两级都采用了串联感性反馈，以使噪声系数所需的阻抗更接近于共轭匹配和增益所需的阻抗。
　　低噪声放大器的级以噪声系数为设计优化目标，但仍需产生足够的增益才能充分降低第二级噪声系数的影响。低噪放第二级的噪声系数并不重要，因此这级设计成比级有更高的增益。设计得到的LNA仅需要+4V电源的10mA直流电流。栅极偏置电压施加在引脚“LNA_Vg”上，而+4V漏极偏置电压加在“LNA_Vd”上。“LNA_Vsense”引脚则提供对偏置电流的监测。监测到的偏置电流信息可以用于控制栅极电压以补偿例如温度等环境条件的变化。在正确偏置下，此监测引脚的电压为3.9V。使用增强型晶体管的工艺意味着只需要正电源电压，从而使MMIC非常便于系统集成。
　　仔细的电磁仿真对确保各个模块良好的射频性能是非常重要的。采用了逐步添加的方法，每次将电路的一部分加入到EM仿真中，而其余部分仍使用工艺设计套件(PDK)中的模型进行仿真。由于集成电路用于二次注塑工艺所得塑料封装中，所以在集成电路上方注塑的化合物也需要在电磁仿真中考虑。
　　3.评估和测试
　　图3是射频前端芯片的照片。该射频前端MMIC芯片尺寸为3.38mm × 1.99mm。其焊盘/引脚位置与框图中所示的位置相似，并且它还多集成了多个接地盘，以使其完全可以进行在片射频测试(RFOW)。它被设计为采用低成本注塑成型5mm × 5mmQFN封装。并且考虑到铸模塑料的影响，需要精心设计从芯片到PCB的射频过渡界面。设计了定制的引线框架用于实现该过渡，并且封装体上的射频端口都被设计为接地-信号-接地(GSG)界面。

                                                       　图3：28GHz 5G通信射频前端模块MMIC的芯片照片
　　　完成加工制造之后，对多块芯片进行了在片射频测试，以便在封装之前确认芯片达成了流片即成功的设计目标。这里没有给出在片射频测试结果，给出的所有结果都是芯片完整封装后安装在典型PCB评估板上后测量得到的。
　　PCB评估板采用低成本层压板材料设计，适合大批量生产。将封装好的射频前端模块样品组装到PCB评估板上;所有测量的性能都校准到PCB评估板上的封装引脚处，从而包含了芯片到PCB过渡结构的影响。设计了TRL校准单元来将测量的性能校准到封装的参考面。图4显示了TRL校准PCB板，以及一块PCB评估板的照片。

                                                               图4：封装好的射频前端模块验证板和TRL校准板照片
　　射频前端模块MMIC安装在PCB上，并以封装的射频引脚为参考面获取验证结果。在验证过程中使用市售的多通道DAC和ADC芯片来控制和监测射频前端模块。该射频前端模块不需要任何负电压，因为它采用的是增强型工艺。图5给出了一个典型射频前端模块的发射通道的测量与仿真S参数的比较。测量数据和仿真结果相当吻合。在此模式下，LNA被关闭，SPDT控制位“Vctrl1”切换为高电平，而PA则偏置在+4V电压下约70mA总静态电流。从27到29GHz，小信号增益(S21)为17.1dB±0.4dB。输入反射衰减(S11)在整个频段优于18dB。由于输出匹配是按功率回退条件下PAE设计，而不是的S22，尽管如此测量到的S22(未给出图示)在整个频带上为8dB或更好。

　　                                                         图5：射频前端模块的发射通道的小信号性能测试与仿真对比
　　以输出为参考的发射通道的三阶截取点(OIP3)以100MHz的频率间隔进行评估，以反映5G系统中的宽信道带宽。图6是典型射频前端模块的实测OIP3与有用频率的功率之间的关系图，其功率范围从1至11dBm。可以看出该5G频段上的OIP3约为+28dBm，有用频率功率在10dB范围内变动时，OIP3变化很小。测量到的和仿真的OIP3与频率的关系如图7所示，具有良好的一致性。

　                                             　图6：射频前端模块发射通道的OIP3与频率和输出功率的关系(100MHz的频率间隔)

　　                                                                   图7：测得的和仿真的OIP3随频率变化的比较
　　尽管5G通信系统需要线性放大来保持调制保真度，但为了提供一个便于比较的性能指标，还是有必要测量输出P1dB和PAE。测量所得性能如图8所示，可见P1dB在20.2dBm左右，并在饱和时上升到21dBm。FEM的发射通道PAE约为20%，仅在该频带的高段略有下降。

　　                                                         图8：发射通道测得的P1dB和PAE随频率的变化关系
　　如上所述，该FEM的设计是为了实现从P1dB回退7dB左右时的性能指标(OIP3和PAE)。具体指标是在100MHz间隔的双频测试中，IMD3(三阶交调项)相对于所需有用信号，要低-35dBc。这个工作点很接近于该射频前端将用于的5G系统的设定要求。
　　图9显示了在-35dBc的IMD3点工作时，测量和仿真的PAE和总射频输出功率的关系图。测得的PAE达到较好的6.5%，主要是由于PA被设计工作在深AB类。总射频输出功率大约为13.5dBm，这对应于+28dBm的OIP3功率。

　                                                        　图9：7dB功率回退下发射通道测试和仿真所得的功率和PAE比较。
　　根据片上射频通道功率检测器的特性，可通过一个直流电压监测射频输出功率的大小。图10给出了温度补偿检测器输出电压“Vref-Vdet”(mV为单位，对数坐标)与输出功率(单位dBm)的关系，包含了超过15dB的变化范围。在对数坐标下这个特性关系是线性的，使得功率监测更容易。

　　                                                 图10：28GHz时射频前端模块发射通道的片上功率检测器输出特性曲线
　　当使用FEM的接收通道时，PA被关闭，“Vctrl1”设置为0V，LNA被偏置在+4V电源下10mA左右，此时在“LNA_Vsense”引脚上观察到3.9V电压。图11给出了测量和仿真增益和噪声系数(NF)的比较。测得的小信号增益约为13.5dB，整个频段的增益平坦度达到±0.3dB。接收通道具有的噪声系数，从27到29GHz的典型值为3.3dB，且仿真和测量到的性能之间具有良好的一致性。

　　图11：接收通道测试和仿真所得增益与噪声系数
　　接收通道也具有相当不错的线性度，且只消耗不大的功率(只有40mW：4V时10mA)。诸如P1dB和OIP3等关键指标在整个频段分别为6.2和21dBm左右。图12是测试所得P1dB和OIP3随频率变化的关系。

　　图12：接收通道测试所得P1dB和OIP3
　　4.结论
　　本文介绍的射频前端MMIC将在未来的28GHz频段5G系统中发挥关键作用。该模块已经验证可以满足集成到毫米波相控阵或波束切换终端的所有要求，并提供卓越的发射通道线性度和效率，同时还有出色的接收噪声系数。发射和接收通道的关键性能指标都达到了设计要求，使得该模块非常适合毫米波5G应用。该芯片还包括了多种实用的功能，如发射功率检测器、发射和接收赋能电路，SPDT译码器电路和接收偏置监测电路。采用的0.15μm增强型砷化镓PHEMT工艺实现。该模块非常易于使用常见的多通道ADC和DAC芯片进行控制和监测。此外，该模块可方便地封装在一个紧凑且低成本的5mm × 5mm QFN表贴塑料封装中