东芝开发高功率增益晶体管

　　东芝公司（Toshiba Corporation）日前宣布使用CMOS兼容工艺开发高功率增益晶体管。该晶体管可有效降低高频射频/模拟前端应用的功耗。详细信息将于6月12日在2013年超大规模集成电路技术及电路研讨会（Symposia on VLSI Technology and Circuits）期间公布，此次研讨会将于2013年6月11日至14日在日本京都举行。

　　智能手机和平板电脑等无线和移动设备的快速增长正推动对低功耗和高性能射频/模拟电路的需求。但是，由于晶体管扩展会导致噪音和能量增益效率的下降，因此很难将数字电路广泛使用的先进设备和工艺技术应用至射频/模拟电路。

　　东芝通过一种新设备结构（使用两种不同材料作为一个金属氧化物半导体场效应晶体管（MOSFET）的栅电极）和一种工艺整合方案（采用广泛使用的常见半导体制造方法）解决了这一问题。这种方法实现了纳米级栅长控制。

　　晶体管的实验结果表明功耗显着降低，并且作业速度没有出现任何下降。

　　这种设备结构的独特特征是两种材料（n型硅和p型硅）之间的薄氧化物阻挡膜，这种膜可以抑制杂质互扩散。栅电极区域中可以实现高电场，从而提高放大器效率。不同的栅电极材料采用不同的栅氧化膜厚度。这种结构在饱和状态下可实现控制良好的设备属性，即便在低工作电压下也可实现。

　　这种新设备制造工艺还适用于数字大规模集成电路制造所使用的高介栅极绝缘层。