基于锁相环的低频函数发生器

时间：2012-05-28

　　摘要：介绍了锁相环的原理以及Freescale 公司的锁相环频率合成器件MC145151- 2 的主要特点，给出了MC145151- 2 和ICL8038 低频锁相环函数发生器的工作原理、设计思想、电路结构、模块设计方法及其电路原理图。

　　1 引言

　　电子系统中经常需要采用频率和幅度可调的正弦波信号作为基准或载波信号。而正弦波信号主要是由模拟电路和DDS （Direct Digital Synthesis）两种方式产生。基于DDS 技术的产品虽然功能齐全、性能指标高，但是成本也高。本文介绍了一种基于MC145151- 2 和ICL8038 的低频锁相环函数发生器，该函数发生器具有频率稳定性高、结构简单、成本低、体积小、便于携带等特点。

　　2 锁相环的工作原理

　　锁相环路实质上就是自动相位控制电路（APC） , 它是利用2 个电信号的相位误差，通过环路自身调整来实现频率准确跟踪，该系统称为锁相环路（简称环路） , 通常用PLL 表示。锁相环路是由鉴相器（PD）、环路滤波器（ LPF 或LF）和压控振荡器（简称VCO） 3 部分组成的闭合系统。锁相环组成的原理框图如图1 所示。

图1 锁相组成环原理框图

　　图1 中的鉴相器（ PD）又称相位比较器，是由模拟乘法器组成，用于检测输入信号和输出信号的相位差，并将检测到的相位差信号转换成电压信号UD（ t）输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压UC（ t）来控制振荡器输出信号频率。

　　3 MC145151- 2 和ICL8038 简介

　　3.1 MC145151- 2 简介

　　MC145151- 2 是MC145151- 1 的升级产品，降低了功耗，提高了ESD 和锁定性能。MC145151- 2 分别用14 条和3 条并行输入数据线实现N 计数器和R计数器编程，内部集成了参考振荡器、可选参考频率分频器、数字相位鉴相器和14 位可编程的除N计数器。该器件具有以下特点：采用CMOS 工艺，功耗低，电压范围为3 V~9 V; 具有片上或片外参考振荡器； 2 路鉴相信号输出，其中PDout 是鉴相器A 的输出， ФR 和ФV 是鉴相器B 输出，为鉴相误差信号，LD 用于输出相位锁定信号；除N 范围为3~16 383;8 个用户可选的除R 值分别对应于RA2~RA0 组成的8 个状态。

　　3.2 ICL8038 简介

　　ICL8038 是一款可输出多种波形的精密振荡器，只需调整个别的外部元件就能产生0.001 Hz~300 kHz 低失真的正弦波、三角波、矩形波等脉冲信号，其输出电平为：方波为0.2 V（2 mA），三角波为0.33 V, 输出阻抗为200 Ω（5 mA），正弦波为0.22 V,输出阻抗为1 kΩ。输出波形的频率和占空比由电流或电阻控制。此外，由于该器件具有调频信号输入端，因此可对低频信号进行频率调制。

　　ICL8038 主要特点：频率范围为0.001 Hz ~300 kHz; 占空比范围为2%~98%; 低失真正弦波为1%; 低温度漂移为250 ppm/℃；三角波输出线性为0.1%; 工作电源电压5 V~28 V; 可同时输出任意的三角波、矩形波和正弦波等。

　　4 正弦波发生器设计

　　正弦波发生器主要是由参考频率、基本锁相环和匹配输出3 部分电路组成，原理框图如图2 所示。图2 中虚线框中的电路是频率合成器的（即锁相环） , 由鉴相器、低通滤波器和压控振荡器等组成。系统输出信号的频率为fout=（N/R）fin, 改变分频比N 获得大量离散频率的输出信号。

图2 正弦波发生器原理框图

　　本设计的锁相环与典型的高频锁相环电路相比有两个差别：一是添加了鉴相器前晶体振荡器整形和分频电路；二是压控振荡器选用工作在低频范围内的器件。

　　4.1 参考频率电路设计

　　一般函数发生器的基准频率通常由相对频率稳定度为10- 6 的晶体振荡器产生，经R 倍分频后提供适当的基准频率。本设计采用频率稳定度为10- 6的有源晶体振荡器结合Altera 公司的CPLDEPM3128 实现整形和M分频电路如图3 所示。该电路主要由复位电路、上载电路、晶体振荡器、频率预置电路组成。参考频率电路具有以下几点特性：

　　通过内部分频电路预置一系列M分频后的频率到I/O 端口通过拨码开关S2 灵活选择所需基准频率，扩展了一定频率范围内频率输出的频率点数；利用CPLD 内部资源做为整形电路，在节省电路板面积的同时减少外部对输出波形及频率稳定度的干扰，提高输出波形的质量；加强了硬件电路设计的灵活程度，如当通过调整预置分频倍数M和外部可变分频比N 仍不能产生期望的输出频点时，可灵活更改CPLD 内部分频电路，改变分频比R 来产生所需输出频点的基准频率。此外，如需要对产品升级增加其他功能时也可以利用CPLD 内部资源通过I/O 口与外部电路无缝连接加以实现。

图3 参考频率电路设计

　　4.2 锁相环电路设计

　　锁相环电路如图4 所示，是以MC145151- 2 为构成的鉴相器，通过拨码开关S4、S5 对应的N0~N13 来设定分频比N 的数值， N 的取值范围为3~16 383.此外，还可通过CB1、CB2、CB3 三个跳线设定RA0、RA1、RA2.MC145151- 2 可为用户提供8个固定除R 分频数，分别为8、128、256、512、1 024、2 048、4 096 和8 192, 分别对应RA2~RA0 从000到111 的8 个状态。MC145151- 2 提供的2 个鉴相器A 和B 均可以使用，本设计选用鉴相器A。

图4 锁相环电路

　　MC145151- 2 的LD 用于指示回路锁定，外接1 只LED, 失锁时LED 闪烁。MC145151- 2 的鉴相输出端为PDout, 该输出端需接一个由阻容网络构成的低通滤波器。若选用鉴相器B, ФR 和ФV 输出则接有源低通滤波器。滤波器的输出则接由两级运算放大器构成的信号放大调整电路，增加控制电压的动态范围，实现多频点输出的设计要求，这因为MC145151-2 的鉴相输出经滤波后的直流电平为+2 V~+3 V 之间，可以控制ICL8038, 但电压变化范围小，控制频点有限，因此必须增加放大器。放大器的输出可以控制以ICL8038 为构成的压控振荡器电路，该电路可以通过设置CB4、CB5、CB6 三个跳线来选择不同容值，从而选择高、中、低3 段频率输出，保证有足够宽的频率输出动态范围，促使ICL8038 的性能得以充分发挥。

　　4.3 匹配输出电路

　　匹配输出电路如图5 所示。这部分电路主要功能：进一步放大输出信号；阻抗匹配，提高信号源的带载能力，经验证电路的带载能力不低于20 mA.

图5 匹配输出电路

　　5 电路PCB 设计及调试

　　5.1 PCB 设计应注意的问题

　　在PCB 版图设计过程中应该注意以下几点：

　　要慎重处理模拟地和数字地。要把模拟部分与数字部分分块布局，数字部分能够大面积覆铜接地。PCB 板上要用低阻地平面分别将模拟地和数字地连接，再在某一点上将两地相连；信号线尽量布在焊接面上，器件面为地平面，这样可减少信号间的干扰，这一点对系统性能的稳定尤为重要；集成电路的电源输入端与地端接滤波电容器，并且电容器与器件的电源引脚和地引脚两端围成的回路面积越小越好。

　　5.2 电路调试应注意的问题

　　（ 1） MC145151- 2 的除R 分频器已内接上拉电阻， RA0~RA1 置"1"时需悬空，不可接高电平。

　　（ 2） ICL8038 的方波输出要加上拉电阻，若要与TTL 电平兼容，必须接+5 V 电源。MC145151- 2 对输入电平有要求，在+5 V 电源下，输入方波的高电平不能超过+5 V, 低电平不能低于+1.5 V.

　　（ 3） MC145151- 2 鉴相输出电压与ICL8038 控制电平的匹配，是整个电路实现比较重要的问题。

　　应将ICL8038 接成直流电源分压控制的函数发生电路。ICL8038 的电压控制范围： 2/3（|VCC|+|- VEE|）+2 V<V<|VCC|+|- VEE|.采用一只可变电阻调节分压比。在±6 V 电源、CT=4 700 pF、RT=4.7 kΩ的条件下，控制电压为+2.6 V（- VEE 为8.6 V）时输出频率为11.48 kHz; 控制电压为+5.6 V（- VEE 为11.6 V）时输出频率为182 Hz.

　　（ 4）关于信号放大电路的阻抗匹配问题。由于OP07 的输入阻抗不够大，如果直接把滤波后的电压接入放大器，电压将为零，放大器也没有输出，需要加跟随器进行阻抗匹配。

　　（ 5）关于信号放大电路的放大倍数问题。由于滤波输出电压跌落在控制范围内，但变化范围小，如果信号放大电路的放大倍数选择不当会导致控制电压太大，超出ICL8038 的控制电平，从而造成MC145151- 2 失锁。调试时应先用精密电位器将放大倍数调整后，再分别测量电位器的阻值，用相对应的色环电阻进行更换。

　　6 结束语

　　基于MC145151- 2 和ICL8038 的低频锁相环函数发生器，能产生低频段的正弦波、方波、三角多种波形，电路结构简单，其生成的波形平滑、无毛刺、波形稳定度高、频率稳定度和分辨率高，具有广泛的应用前景。

参考文献:

上一篇：基于射频识别的手机支付技术应用研究

下一篇：基于ML2035低频正弦信号发生器的设计