一种新型的全数字短波接收机的解析

    软件无线电的基本思想是以一个通用、标准、模块化的硬件平台为依托，通过软件编程来实现无线电台的各种功能，从基于硬件、面向用途的电台设计方法中解放出来。功能的软件化实现势力要求减少功能单一、灵活性差的硬件电路，尤其是减少模拟环节，把数字化处理（A/D和D/A变换）尽量靠近天线。软件无线电强调体系结构的开放性和全面可编程性，通过软件更新改变硬件配置结构，实现新的功能。软件无线电采用标准的、高性能的开放式总线结构，以利于硬件模块的不断升级和扩展。

    软件无线电的概念自问世以来就受到广大系统工程师的普遍重视，成为大型系统设计的目标。本文遵循软件无线电的设计理念，参考了多个系统设计实例，提出了一种新的软件无线电模型，并以其为指导来设计全数字短波接收机。在给出某军用新型全数字短波接收机的主要功能和系统结构的基础上，深入分析了设计的难点及解决的方法。

    1  一种软件无线电的新模型

    近年来，软件无线电在众多领域（尤其是在无线通信领域）有了广泛的应用。随着软件无线电由理论向实用的不断推广，有必要建立一种高效、实用的系统模型，并在此模型的基础上进行软件无线电系统的开发和研制。理想的软件无线电要求直接对射频信号进行数字化，由数字信号处理器（DSP）完成所有的调制、解调和滤波等信号处理功能。如有必要，还需将处理完的数据送往高速数模转换器（DAC）直接转换成模拟信号，经放大后输出。理想软件无线电的结构模型包括模数转换器（ADC）、DSP和DAC。

    射频信号经放大后被模拟下变频，得到带宽约为30M的中频信号。在满足采样定理的前提下，对中频信号进行低通采样。中频数字信号的速率仍然很高，不适合直接送给DSP进行处理，可以先通过数字下变频器将其变换到基带，再送给数字处理单元。经处理后的数字信号如果要调制发射，则可以先通过数字上变频器，变换成中频数字信号；然后经高速DAC转换成模拟信号后，再模拟上变频；经放大后由天线发射出去。如果不需要调制发射，可将数字处理单元处理后的信号经数字接口或模拟接口直接输出。

　　数字处理单元是整个模型的，也是分层概念的具体体现。主要由3部分构成：通用数字信号处理器、现场可编程门阵列（FPGA）和微控制单元（MCU）。根据它们对数据流的操作，可将其划分为3个层次：运算层、控制层和管理层。数字处理单元分层模型如图3所示。

    数字信号处理（Digital Signal Processing，简称DSP）是一门涉及许多学科而又广泛应用于许多领域的新兴学科。20世纪60年代以来，随着计算机和信息技术的飞速发展，数字信号处理技术应运而生并得到迅速的发展。数字信号处理是一种通过使用数学技巧执行转换或提取信息，来处理现实信号的方法，这些信号由数字序列表示。在过去的二十多年时间里，数字信号处理已经在通信等领域得到极为广泛的应用。德州仪器、Freescale等半导体厂商在这一领域拥有很强的实力。

    DSP是整个系统的计算，用来完成调制、解调和滤波等功能，它主要是对透明的数据流进行运算处理，所以DSP被认为是运算层设备。FPGA主要用于实现数据格式的转换、数据的组帧、数据链路的重组等，是整个系统的数据交换通路，可以根据上层命令控制数据的流向，所以FPGA是控制层设备。MCU主要提供人机接口，如运行嵌入式操作系统，对整个系统的工作情况进行监测管理，所以MCU可以划分为管理层设备。

    2  全数字短波接收机的主要功能及系统结构

    某军用全数字短波接收机就是基于上述软件无线电的分层模型而设计的，主要实现短波全频段信号的快速搜索、解调与分析。具体功能分为以下几大类。

    （1）频带扫描：将整个短波频段以2M带宽进行划分，系统对全频段或某个特定频段进行扫描。通过FFT计算频谱，根据参考门限来确定信号的有无，并将结果上报。由于选用高性能的DSP，扫描速率可以达到500MHz。

    （2）跳频信号搜索：系统在1M带宽内，计算信号频谱，统计出跳频集，计算出跳速、跳宽，并将其上报，同时有可能要引导激励器进行干扰。

    （3）特征信号搜索：对特定信号（如ALE和LINK11）进行搜索，DSP计算高分辨率频谱（12Hz），再进行具体特征分析、模板匹配等操作，确定特征信号的有无，以及频率点位置，为特征信号解调提供依据。

    （4）信号分析：对指定频带内的信号进行实时分析，给出其调制方式及各种调制参数。同时可以进行解调。

    （5）高速采样：将短波射频信号数字化后，不经过数字下变频，直接经FPGA组帧后送给DSP，存到其外部存储器中。然后打包上报，以便于对短波信号做进一步研究分析。

    全数字短波接收机的结构框图如图4所示。

    （1）ADC：对模拟输入信号进行低通采样，采样率为80M。为了达到80dB的动态，选用的是14位的ADC。由于直接低通采样，所以前端的器件很少，使得整个设备是便携式的，可以背负或手提。采样后的数据流同时送往PDC和FPGA。

    （2）PDC：对采样信号进行数字下变频，输出基带信号。PDC的载频、滤波器和增益都是可编程的，可以灵活地进行设置。PDC的配置是影响系统性能的关键因素之一，如配置的速度会影响频带扫描的速度、滤波器的设计会影响输出基带信号的信噪比。输出的基带信号送给FPGA。

    （3）FPGA：是整个系统的控制中心，它控制系统数据流的走向，负责数据链路的搭建。在不同的工作模式下，FPGA会选择接收不同数据源（PDC或ADC）的数据，对其进行格式变换、组帧，然后送往DSP单元的不同接口，同时将经DSP单元处理过的数据输送到不同的目的地。所以FPGA是分层模型中连接上层和下层的桥梁，是保证整个软件无线电平台灵活通用的关键器件。

    （4）DSP单元：由2块DSP及其外围SDRAM构成。由于整个系统功能复杂，故选用2块高性能的浮点DSP。此外选用TI公司的TMS320C6713，分别作为主DSP和从DSP。主、从DSP都有外挂的SDRAM，以实现对程序空间和数据空间的扩展。DSP主要完成对基带信号的处理，在不同的工作模式下，主、从DSP分别完成不同的功能。DSP是整个系统的心脏，它的运算速度是决定系统能否正常工作的关键。C6713可以工作在200MHz，加上内部强大的并行指令体系和流水线结构，能满足系统的实时性要求。

    （5）MCU单元：包括ARM芯片（S3C4510B）及其外设，如FLASH、SDRAM和网络接口芯片等。在ARM芯片中运行一个嵌入式操作系统（uClinux），实现对系统的管理和与外界的接口。外部接口分为2种：远程百兆以太网接口和本地主机接口。可以从远程端和本机同时控制系统的运行，观测运行的结果。ARM由远程或本机事件触发后，向下层转发命令，从而控制数据链路的重组及计算模块的调度。所以MCU单元是系统的管理，它提供人机接口，是关系到系统可用性和稳定性的重要部件。

    （6）RS422驱动：激励器是军事对抗中不可缺少的设备。接收机在感兴趣的频点搜索到信号后，可能要立即引导激励器进行干扰。为了保证响应速度，选用了RS422接口将数据快速传送给激励器。

    （7）DAC：将解调的话音信号转换并输出。

    3  全数字短波接收机的设计难点及解决方法

    （1）采样率高，导致系统工作频率高，大部分接口的数据流速率也很高。所以必须依照高速数字系统设计的原则，减少系统的电磁干扰，以保证信号的完整性。FPGA是整个系统的数据交换中心，它的设计显得尤为重要。此处选用的是VERTEXII系列FPGA，其内部含有数控电阻（Digital Controlled Impedance，DCI），可以用来对传输线进行匹配，而且随着外界环境（如温度）的变化，能自动进行调节。不需要在芯片外部再接匹配电阻，减少了电路板的面积及布线的难度。

    （2）由于FPGA的全局时钟频率很高（100MHz），因此FPGA逻辑的设计至关重要。模块化、层次化是大型设计所必需的。合理的功能定义、模块分割是关系到电路终能否达到性能要求的关键。在源代码（VHDL语言）设计过程中，尽量采用流水线结构，减少子器件（如VHDL中的一个PROCESS）中的逻辑传递深度，以达到时钟频率的要求。

    （3）主、从DSP之间的通信是制约系统性能、提高系统鲁棒性的重要因素。在多数情况下，主、从DSP之间有大量的数据要传输。例如，从DSP进行FFT运算，然后将频谱上报给主DSP。如果主、从DSP之间的通信速率不够高，或是不稳定，势必影响整个系统的性能。为此采用DSP的HPI接口（Host-Port Interface）。主、从DSP之间的通信接口如图5所示。

    主DSP通过异步RAM接口访问从DSP的HPI接口，数据线直接相连。异步RAM控制线连到FPGA，由FPGA作必要的逻辑转换后与HPI控制线相连。在此方式下，主DSP进行2次RAM操作就可以访问1次HPI（分别访问高位和低位），即完成1个字（32位）的读写，速率相当高，可达50MBps。

    （4）系统将搜索和分析功能整合在一起，导致DSP的程序量很大，不能完全放在片内（片内只有192KB空间）。所以有些代码段和大部分的数据段都要放在片外的SDRAM中，访问片外的速度要比访问片内慢得多。为了提高系统性能，采取了动态调度的策略。

    4  结  论

    本文提出的由事件驱动的、基于分层结构的软件无线电模型，给现阶段的软件无线电系统设计提供了较好的参考依据。基于此模型设计的某军用全数字短波接收机系统充分体现了软件无线电的优越性，无论是在性能、价格还是在实用性方面，都优于传统的短波接收机。该系统现已调试成功，正由军方测试和试用。