基于FPGA的截短Reed-Solomon码译码器设计

时间：2011-08-26

　　摘要：本文提出了一种改进的BM算法，并在此基础上提出了一种大量采用并行结构的截短RS码译码器的实现方式。经实验验证，该算法能显著提高基于FPGA的RS译码器的速度并简化其电路结构。

截短Reed-Solomon码译码器的FPGA实现.pdf

免责声明: 凡注明来源本网的所有作品，均为本网合法拥有版权或有权使用的作品，欢迎转载，注明出处。非本网作品均来自互联网，转载目的在于传递更多信息，并不代表本网赞同其观点和对其真实性负责。