分析多级串联模拟电路的可测性设计技术

　　0 引言

　　集成电路的生产成本以测试开发、测试时间以及测试设备为主。模拟电路一般只占芯片面积的10%左右，测试成本却占总测试成本的主要部分。数字电路有很多成熟的可测性设计技术（design fortest,DFT），模拟电路测试还未发展到如此成熟，缺乏完善的模型进行自动化测试。随着集成电路的发展，混合信号芯片功能越来越复杂，但芯片I/O口数量跟不上芯片发展的规模，导致很多电路节点变得不可控制或（与）不可观察，加大了测试工作的难度。

　　典型模拟电路有放大器、滤波器等各种线性和非线性电路，通常包含若干串联结构的模块。本文从系统结构出发，针对串联结构电路提出一种可测性设计方案，增加较少的I/O口，使外部测试设备可以控制观察内部的各个模块，这些增加的。I/O数目不随内部模块数目而变化，同时该结构还可以兼容边界扫描技术。

　　1 系统级的可测性设计

　　1.1 控制观察模块

　　控制观察模块的等效模型如图1（a）所示。由开关1、开关2、开关3上的高低电平组成模块工作的指令码。如图1（b）分别有透明模式，测试观察模式和测试输入模式。控制这三种模式的指令码分别为010,100,001.可使系统电路和嵌入式模块间建立各种通路连接方式。

　　1.2 基本原理

　　如图2所示，In是原始输入端，Out是原始输出端，在M1（模拟电路模块1）、M2（模拟电路模块2）和M3（模拟电路模块3）之间插入COM,AB1和AB2是测试端口，其中AB1为COM观察输出端，AB2为COM控制输入端，IR（指令寄存器）与COM模式端连接，所有IR串联连接，在clk作用下串行输入指令码，rst为置零端。

　　当COM1和COM2为透明模式时，输入In的信号经M1,M2和M3到输出Out,测试整个通路，指令码为O10010:

　　当COM1为测试观察模式，COM2为测试控制模式时，由通路In→M1→COM1→AB1可以单独测试M1,由通路AB2→COM2→M3→Out可以单独测试M3,指令码为100001;

　　当COM1为测试控制模式，COM2为测试观察模式时，由通路AB2→COM1→M2→COM2→AB1可以单独测试M2,指令码为001100;

　　当COM1为透明模式，COM2为测试观察模式时，由通路In→M1→COM1→M2→COM2→AB1可以单独测试M1与M2组成的串联结构，指令码为0101 00;

　　当COM1为测试控制模式，COM2为透明模式时，由通路AB2→COM1→M2→COM2→M3→Out可以单独测试M2与M3组成的串联结构，指令码为001 010.

　　对于n个模拟电路模块，通过合适的指令码也可以隔离若干内部模块进行单独测试。

　　2 DFT结构的具体实现与仿真

　　2.1 COM模块和指令寄存器的实现

　　COM模块内部的模拟开关选择双向传输性好的时钟控制CMOS互补门实现。为了有效传输信号，传输门导通电阻不能随输入信号的变化而有太大的波动。它的导通电阻计算如下：

　　传输门导通电阻基本不受输入信号的影响。经仿真，该互补开关的-3 dB带宽达到121.8 MHz,可以满足大多数模拟电路的带宽要求。

　　指令寄存器模块用来实现指令移位传输以及存储的功能，它由D触发器组成的移位寄存单元实现，并且加入了异步置零端。

　　2.2 整体结构的实现与验证仿真

　　在模拟电路设计中多级运算放大器的使用很常见，作为验证，模拟电路模块M1~M3选择运算放大器缓冲模块，对电路进行DFT设计。

　　指令寄存器置零时所有开关断开，输入信号为偏置2 V,振幅1 V的1 MHz正弦波，各输出端被截止。图3是在各种指令码下，电路信号传输的仿真分析，输入信号均能通过特定通路有效传输到指定输出端口。

　　3 与边界扫描技术的兼容性

　　边界扫描测试发展于上个世纪90年代，随着大规模集成电路的出现，印制电路板制造工艺向小，微，薄发展，传统的ICT 测试已经没有办法满足这类产品的测试要求。由于芯片的引脚多，元器件体积小，板的密度特别大，根本没有办法进行下探针测试。一种新的测试技术产生了，联合测试行为组织（Joint Test Action Group）简称JTAG 定义这种新的测试方法即边界扫描测试。

　　IEEE 1149.1 标准规定了一个四线串行接口（第五条线是可选的），该接口称作测试访问端口（TAP），用于访问复杂的集成电路（IC），例如微处理器、DSP、ASIC和CPLD.除了TAP之外，混合IC也包含移位寄存器和状态机，以执行边界扫描功能。在TDI（测试数据输入）引线上输入到芯片中的数据存储在指令寄存器中或一个数据寄存器中。串行数据从TDO（测试数据输出）引线上离开芯片。边界扫描逻辑由TCK（测试时钟）上的信号计时，而且TMS（测试模式选择）信号驱动TAP控制器的状态。TRST（测试重置）是可选项。在PCB上可串行互连多个可兼容扫描功能的IC,形成一个或多个扫描链，每一个链都由其自己的TAP.每一个扫描链提供电气访问，从串行TAP接口到作为链的一部分的每一个IC上的每一个引线。在正常的操作过程中，IC执行其预定功能，就好像边界扫描电路不存在。但是，当为了进行测试或在系统编程而激活设备的扫描逻辑时，数据可以传送到IC中，并且使用串行接口从IC中读取出来。这样数据可以用来激活设备，将信号从设备引线发送到PCB上，读出PCB的输入引线并读出设备输出。

　　4 结语

　　本文针对串联结构的模拟集成电路提出一种可测性设计结构，提高了电路的可控制性及可观察性，实现对电路整体以及内部单一或几个相邻模块的测试。仿真分析证明，该结构简单有效，只需额外引出5个PAD,数目少，灵活性高，不随模块数增加而变化，并可兼容边界扫描技术。不过，在提高可测试性的同时，会在一定程度上增加芯片的面积和功耗。