浅谈便携系统中微处理器功耗的设计难题

　　市场对高性能和新特色产品的持续需求给便携设备的设计为员出了种种难题。在嵌入式系统的设计中，低功耗设计（Low-Power Design）是许多设计人员必须面对的问题，其原因在于嵌入式系统被广泛应用于便携式和移动性较强的产品中去，而这些产品不是一直都有充足的电源供应，往往是靠电池来供电，所以设计人员从每一个细节来考虑降低功率消耗，从而尽可能地延长电池使用时间。事实上，从全局来考虑低功耗设计已经成为了一个越来越迫切的问题。

　　通常，处理器是主要的功耗部件，尽管便携设备的其他部件也消耗不少功率。例如在笔记本计算机中，磁盘驱动、显示和图形电路与微处理器争用可用电池功率。在通信设备中，其RF电路的功耗与基带处理器的功耗不相上下。所以，做为设计工程师必须拟定功率预算，并确定不同特性的相对优先次序。

　　在Intel公司出版的"Mobile Power Guidelines 2000"中，建议笔记本计算机功率预算分配5W给微型笔记本计算机的处理器，9.5W给全特性笔记本计算机的处理器（见表1）。两种类型笔记本计算机都假定包含硬盘驱动器，但只有较大型的才包含DVD驱动器。同样，微型笔记本计算机给显示器分配的功纺较少。即使微处理器的效率不断提高，处理器功率的显着低通常也要对性能加以权衡。所以，对处理器性能的要求必须与对其他特性的要求加以平衡。

　　困难的相互比较

　　不同类型微处理器的额定功率是不同的，这是因为它们针对不同的应用。对于一给定的类型，不同的制造商也规定在不同条件下的额定功率。功率增加通常正比于工作负载。但是，其他类型的处理器在某一给定的时钟频率下执行更多的指令或完成更多次的运算。因此，有些厂商喜欢标定每瓦功耗完成多少Mips或MOPS.

　　遗憾的是，厂家兜售的数值大多并没有给为们所需的信息。人们希望知道在特定应用中在正常工作条件下的功耗。很多微处理器厂商给出在空载条件下的功率，而不是峰值性能。的办法是标定一种很近似于实际应用的标准基准测试。因此，针对微型笔记本计算机应用的带L2高速缓存的Mobile Pentium II处理器的峰值功率为6W、休眠功率为0.36W、平均3-D WinBench 功率为5W.

　　降低功耗的一个方法是在处理器芯片中增加更多外设元件，以避免需要功耗的线路驱动器。由于避免了寄生电感和电容，这种方法也有助于改进整机性能。当然，增加电路元件仍将会增加芯片的总功耗。

　　性能提高

　　为通用PC和工作站而设计的Interlx86和Pentium 微处理器总是需要较大的功率，这是因为其大的指令系统和复杂的体系结构所致。现在Interl提供Celeron和Pentium II处理器的移动型。移动型Celeron的时钟频率高达366MHz,而移动型433MHz型今年每三季度推出。Interl今年底将推出"Copper-mine"Pentium III的移动型，工作在600MHz以上。

　　Pentium是英特尔的第五代x86架构之微处理器，于1993年3月22日开始出货，是486产品线的后代。Pentium本应命名为80586或 i586,后来命名为"Pentium"（通常认为"pentium"是希腊文"五（penta）"加拉丁文中代表名词的接尾语"ium"的造词），是因为阿拉伯数字无法被用作注册商标。i586被使用在英特尔竞争对手所制造的类80586的微处理器。

　　所的Interl 移动型微处理器现在都采用PGA（引脚网格阵列）插座。原来Celeron处理器为了降低成本不包含L2高速缓存，而而在包含128kB片上L2高速缓存，而Pentium II和Pentium III的L2为256 kB.当然，现在所有处理器都包含32 kB L1高速缓存。Celeron型在Intel 的移动型处理器中功耗。由于移动型Celeron的"Quick Start"能节特性，便利处理器的空载功率只有0.4W,而采用MMX技术的Pentium处理器功率为1.1W.

　　通常，较新的处理器比其原先的型号具有更高的功效。使用片上L2高速缓存既提高了性能又在实际上降低了功耗（与使用同样大小的外部L2高速缓存相同）。同样，并行处理技术是既提高性能又不大幅增加功耗的有效方法。除超标量和超流水线硬件结构外，Intel 的新芯片包括用于特殊多媒体指令的SIMD（单指令，多数据）处理技术。大多数高性能微处理器现在采用0.25μm工艺，而下一代将用0.18μm.所以功率/性能比继续下降。

　　图1示出Hitachi公司RISC微处理器猛增的性能与功率关系。SuperH 家族的RISC微处理具有1000Mips/W,每瓦的性能是3年前早期型号的5倍。Hitachi公司希望将来的RISC处理器达到2000Mips/W.除具有更快的处理速度外，SH-4系列中新的32位RISC芯片包含一个PCI（2.1版本）接口以避免I/O性能瓶颈。

　　更激烈的竞争

　　除了更高的电路密度和吸引人的移动设备市场外，增强竞争力是迫使Intel 公司大幅降低它的微处理器功耗和成本的另一因素。有些参与竞争的公司（如AMD）经慎重考虑已瞄准移动应用。近市场指出，今年4月份AMD的市场份额为44%,Intel为51%,而18个月以前Intel在同一移动型处理器市场的份额超过99%.

　　在处理器型号方面，AMD的移动型K6-2现在是市场的主导产品，这要归功于Toshiba和Compaq公司在流行的笔记本计算机中采用它。AMD的处理器的功耗与Intel的类似处理器的功耗相当。例如，具有"3DNOW"技术的AMD移动型K6-2-P处理器功耗在典型应用中小于12W.而AMD的移动型处理器的处理速度比Intel的更高。例如，AMD的移动型K6-2的频率为380MHz,而Intel的移动型Celeron和移动型Pentium II 的频率只有366MHz.尽管Intel现在有400MHz的移动型Petium II,而AMD也有400MHz K6-2-P和380MHz K6-III-P.

　　用于K6-III-P的AMD "TriLevel Cache",使其处理器家庭比Intel的移动型处理器具有更高的性能。AMD芯片具有片上64KB L1高速缓存和片上256KB L2高速缓存。另外还有100MHz总线支持高达1MB的任选外部L3高速缓存。像K6-2-P一样，K6-III-P在典型应用中的功耗小于12W.

　　一个小公司Rise Technology公司以廉价、低功率并与X86兼容的处理器瞄准1000美元以下的笔记本计算机市场。该公司的mp6家庭已用0.25μm工艺投入批量生产，时钟频率高达266MHz.现在Rise 公司正在推出时钟频率高达366MHz的0.18μm型的样品。第二种0.18μm型（mp6 II）将于今年晚些时侯推出，其时钟频率高达466MHz.该公司声称，mp6和mp6 II的2V型与任何参与竞争的处理器相比，其功耗是的，是其他移动型处理器功耗的50%.在300MHz,Rise mp6 II的功耗典型值小于4.5W.

　　采用RISC

　　RISC（reduced instruction set computer,精简指令集计算机）是一种执行较少类型计算机指令的微处理器，起源于80 年代的MIPS主机（即RISC 机），RISC机中采用的微处理器统称RISC处理器。这样一来，它能够以更快的速度执行操作（每秒执行更多百万条指令，即MIPS）。因为计算机执行每个指令类型都需要额外的晶体管和电路元件，计算机指令集越大就会使微处理器更复杂，执行操作也会更慢

　　除了性能的改进，RISC的一些优点以及相关的设计改进还有：如果一个新的微处理器其目标之一是不那么复杂，那么其开发与测试将会更快。使用微处理器指令的操作系统及应用程序的程序员将会发现，使用更小的指令集使得代码开发变得更加容易。RISC的简单使得在选择如何使用微处理器上的空间时拥有更多的自由。 比起从前，语言编译器能产生更有效的代码，因为编译器使用RISC机器上的更小的指令集。除了RISC,任何全指令集计算机都使用的是复杂指令集计算（CISC）。

　　大多数移动应用不采用Intel PC体系结构。例如，Windows CE掌上计算机不用x86处理器，而用RISC处理器。PC体系结构具有系统软件等优点。但x86微处理器几乎从来不是有效利用电能的方案。所有的功率利用率记录似乎都是由RISC处理器保持的。

　　RISC概念已经引领了微处理器设计的一个更深层次的思索。设计中必须考虑到：指令应该如何较好的映射到微处理器的时钟速度上（理想情况下，一条指令应在一个时钟周期内执行完）；体系结构需要多"简单";以及在不诉诸于软件的帮助下，微芯片本身能做多少工作等等。

　　Hitachi公司的新处理器采用0.18μm工艺技术，工作在低电压。在1.5V,该处理器运行在133MHz,需240mW功率；d 1.8V,运行在167MHz,需要400mW.这与同样性能的处理器相比，其电池寿命延长70%.因为处理器芯片包含一个66MHz PCI总线控制器，所以不需要外部PCI桥接芯片，减少了芯片数。

　　RISC芯核

　　RISC芯片的工作频率一般在400MHZ数量级。时钟频率低，功率消耗少，温升也少，机器不易发生故障和老化，提高了系统的可靠性。单一指令周期容纳多部并行操作。在RISC微处理器发展过程中。曾产生了超长指令字（VLIW）微处理器，它使用非常长的指令组合，把许多条指令连在一起，以能并行执行。VLIW处理器的基本模型是标量代码的执行模型，使每个机器周期内有多个操作。有些RISC处理器中也采用少数VLIW指令来提高处理速度。Pentium 4微处理器体系结构完全采用RISC体系结构。

　　当然，通过在一个定制的片上系统中使用一个芯核处理器可实现少的芯片数。ARM和MIPS Technologies 公司成功地设计出RISC芯核，并许可其他公司把它们用在实际的产品中。

　　当然，NEC处理器包含比RISC更多的功能。完整的芯片也包括一个DSP型乘法和累加（MAC）指令，这可为便携产品提供调制解调器性能。它也含用于中断控制及DMA寻址和控制的电路。多达49个通用输入/输出引脚可供系统设计人员编程，而功率管理部分提供4种节省功率的模式：全速、维持、暂停、休眠。

　　类似的处理器芯片VRC4171A可为手持产品增加彩色LCD图形和PC卡控制。这种芯片工作在3.3V,典型的功耗为250mW.它的4个可编程GPIO引脚允许与外设通信。随着便携产品开始包含彩色图形显示和其他多媒体特性，使得找到兼容的图形芯片日益重要起来。

　　Media Q公司的MQ-200是一款用于消费类电器的图形和显示芯片。128位图形引擎和两个板上图形控制器共享1.2GB/s片上存储器总线，总的图形性能提高6位。这种芯片支持总功率预算小于4W的系统，而典型的笔记本计算机的功率预算是20W或更高。

　　高集成度

　　对于便携设备，使芯片数少也将使体积、重量轻、成本和功耗少。在数字蜂窝电话中，芯核RISC处理器构成一个高集成度子系统的一部分。基带部分一般集成一个RISC微控制器、一个低成本DSP、存储器、键盘和屏控制器以及连接逻辑（见图2）。因为它可以在低的电压下工作，所以片上存储器往往比片外存储器消耗更少的功率。ROM的功耗也小于SRAM.在可能的情况下，使用空载模式可节省功率。通常，片上必须包含一个锁相环，以便为DSP提供时钟信号。

　　在某些应用中处理器可由数据驱动而不是由固定频率时钟信号驱动。因此，只有当处理器实际工作时才消耗功率。Sharp公司的DDMP就是这种实例。由于这种芯片缺乏一个集成开发环境，所以被人们接受非常有限。Sharp现在计划把DDMP改为可重新配置的并行处理器芯核。

　　ARC Cores和Tensilica是两家提供可配置的嵌入式处理器的公司。可配置芯核采用定制指令使功耗。插入一种定制指令使一高冗余的噪声消除算法从3000个周期下降10个周期。这样的一种指令将延长电源寿命20~25%左右。