高速背板互连信号完整性测量技术

　　高速背板互连设计挑战

　　如今的电信系统、数据通信系统、复杂计算机系统等都依赖于高速串行数据传输，而前沿数字设计师们往往将系统能够达到的性能极限施压于铜材。随着超过1Gbps的串行链路的增多，信号完整性问题开始暴露出来，针对这类高速通道的物理层进行信号完整性优化，会收到惊人的效果。如果采用合适的设计工具和设计方法，我们就能清楚地了解信号传输的基本原理。为了打破兆兆位的界限，网络交换机和路由器中采用了一种先进的背板技术。这一成就部分得益于物理层元件中复杂的设计技术。设计过程的大部分时间都用在建模、仿真和测量验证上，利用既具备时域分析能力也具备频域分析能力的设计工具，我们可以将反射、串扰、阻抗失配和损耗这些复杂的现象均直观地显示出来。

　　如今，业界已经开发一个10Gbps以太网的背板标准，作为802.3ap标准的一部分。其目的是利用普通的铜背板，不依靠光介质，在线路卡间传送10Gbps的以太网信号。为了达到高速数据传输目的，新的10Gbps串行信令方案的开发有了令人激动的进展，但终的串行数据传输率上限很有可能受到物理层背板的信号完整性问题的限制。要想在整个背板上的芯片到芯片通道上全部实现一个阻抗受控的环境，需要设计人员十分小心谨慎，在这样的通道中，背板连接器则起着十分重要的作用。

　　图1是典型的高速背板互连系统，一个单板上的芯片驱动串行信号通过单板，连接器，背板，连接器和另一个单板，到达接收端芯片。这个高速信号路径是典型的背板互连系统，现在业界通常的速率达到6.25Gbps，采样10Gbps以太网的背板速度高达10.3125Gbps，仿真，设计和验证都是非常复杂。

图1 典型的高速背板互连系统

　　高速背板互连测试概述

　　数字通信系统在较低的信号速率时，这些互连的电长度很短，驱动器和接收机一般是导致信号完整性问题的主要因素。但随着时钟速率、总线速率及链路速率突破每秒千兆大关，物理层特性测试正变得日益关键。时域分析一般用来描述这些物理层结构的特征，但通常情况下，设计人员在测试时往往只考虑器件工作在其被期望的工作模式上时的情况。为了获得一个完整的时域信息，必须要测试反射和传输（TDR和TDT）中的阶跃和脉冲相应。为了全面描述物理层结构的特征，还必须进行频域分析。S参数模型说明了这些数字电路结构所展示出来的模拟特点包括：不连续点反射、频率相关损耗、串扰和EMI等性能。为使设备性能符合标准，眼图增加了重要的统计分析功能。为利用全面特性检定技术改善仿真能力，可以采用基于测试结果的S参数或RLCG模型提取技术。

　　随着在多种工作模式下进行数字和模拟综合分析（时域和频域）变得越来越重要，要完成这些测试功能，通常需要使用多种测试仪表，同时操作多种仪表正变得越来越困难。物理层测试系统PLTS是为了解决这种困难而设计的。它使用已获的变换算法，自动地在频域和时域里表示在所有可能的工作模式（单端、差分、共模和模式转换）下所得到的前向和后向、传输和反射的测试数据。强大的虚拟码型发生器功能可以把用户定义的二进制序列应用到被测的数据上，形成仿真的眼图，也可进行模板测试。同时，可以提取高的RLCG模型，用来提高建模的仿真的。

　　为了表征高速背板的实际信号传输性能，还需要进行背板的有源测试和分析。测试时在背板的输入端加载串行数据（分别加载理想的，带抖动的，带预加重的，可以调节信号速率），在背板的输出端用示波器测试串行数据经过背板传输后的结果，从而可以分析出背板对信号的影响，也可以测试出被测背板可以传输多高信号速率的串行数据。当进行背板的有源测试时，需要一台能够产生不同速率串行数据的码型发生器或误码仪，除了速率可调外，要能够产生小抖动、快上升时间的理想码型，要能够产生带各种抖动成分的抖动码型，要能够产生带预加重的预加重码型等。

　　高速背板无源测试和分析：时域分析和频域分析

　　高速背板无源测试和分析的连接图示如图2所示。对于3.125Gbps以上的高速背板测试，建议使用矢量网络分析仪VNA代替时域反射计TDR。矢量网络分析仪具有更高的测试（VNA动态范围可达：80dB以上，而TDR一般只有：40dB），更快的测试速度（校准速度：VNA支持电子校准件，校准速度快，高，TDR不能支持电子校准件，校准速度非常慢；测试速度：VNA测量即可，不用做平均，TDR需要多次测量做平均以改善低噪声）。VNA测试后需要转换成时域参数（TDR参数），TDR测量后需要转换成频域参数（S参数），以从多个角度测量高速背板。

图2 高速背板无源测试连接图示

　　仪器测量得到单端S参数之后，还需要将他们转换为平衡的S参数，才能体现差分设备的性能。当被测设备具备线性无源的结构时，这种特殊条件就使得从单端S参数到平衡S参数的数学转换成为可能。PCB迹线、背板、电缆、连接器、IC封装和其他的互连结构都属于线性无源结构。根据线性叠加理论，将图3左边矩阵中所有的单端S参数处理并映射到右边矩阵中的差分S参数，然后根据这些差分S参数就能深入研究差分设备的性能，包括设备对EMI的易感性和EMI辐射大小。

　　在考察设备性能时，差分损耗SDD21通常更为直观。SDD21是差分信号通过设备时的频率响应。当频率较低时，微孔和标准通孔的性能相近。但当频率较高时，微孔结构对信号的衰减明显小于标准通孔。这就意味着微孔的通道结构使得高频信号通过时不会被严重衰减，其结果必然导致眼图张得更开。而标准通孔在高频时，其衰减要大于微孔。

　　第二组曲线可能直观性稍差，但它对我们的分析同样重要。差分反射损耗（SDD11）所描述的是每个结构中在不同频率下产生的反射的大小。同样，两种通孔结构的低频响应十分类似。但在12GHz 到 20 GHz的频率上，标准通孔的反射要高于微孔。反射是由于对阻抗环境的控制不佳造成的，反射零点之间的距离与结构中谐振腔之间的距离有关。在标准通孔中，反射零点之间的距离与通孔根的长度有关。

图3 高速背板互连的频域参数（S参数）和时域参数（TDR参数）表征

　　物理层测试系统

　　高速背板互连的时域和频域综合分析变得越来越重要，如果单一测试解决方案能够全面描述差分高速数字互连的特性，那么就能够更好的满足实际使用的需求。物理层测试系统PLTS就是为这一目的而设计的。PLTS软件能够引导使用者完成硬件的设置和校准，控制数据采集，使用已获的变换算法自动地在频域和时域表示在所有可能的互连工作模式（单端、差分、共模和模式转换）下所得到的前向和后向、传输和反射的测试数据。PLTS软件强大的虚拟码型发生器功能可以把用户定义的二进制序列应用到被测的数据上，形成模拟的眼图，直观评估互连的好坏。PLTS软件还可以提取高的RLCG模型，用来提高建模和系统仿真的。

　　PLTS可以基于TDR或VNA硬件平台，主要不同之处是性能，基于VNA提供更高的带宽选择、更高的幅度和相位和稳定度、更高动态范围（信噪比）和先进的校准（纠错）技术。如果在测试时非常关注测试结果的和可重复性，需要选择VNA。

　　时域分析：使用者通常从混合模式时域开始使用PLTS。开始时，PLTS将显示16种参数的小图，表示四种互连工作模式：差分、共模及两种模式转换类型（共模激励下的差分响应，差分激励下的共模响应）。在任何小图上双击鼠标，将把选择的参数扩大到全屏，以进行进一步分析。

　　频域分析：使用者可以点击选项开始混合模式频域分析，同样出现16种参数的小图，同样表示四种互连工作模式下的参数，只是是频域参数，双击扩展到全屏可以进一步分析。

　　眼图仿真：通过使用内置数字码型发生器功能，使用者可以定义虚拟码型（宽：232-1位）。然后，PLTS把所选择的码型和被测器件的脉冲响应卷积形成的基于测试结果的仿真眼图。这消除了对硬件脉冲/码型发生器的需求，灵活性强，可以进行大量的“如果发生了……，可能会产生怎样的结果”的分析。在产生眼图后，可以使用信号光标指示功能，进行典型的测量，如抖动，眼图张开、上升时间和下降时间等。

　　RLCG模型提取：RLCG（电阻、电感、电容和电导）模型描述了无源传输线的等效电路模型。从互连测量的S参数中，PLTS技术R、L、C、G，复数传播常数及复数特性阻抗，这提供了高度、基于测试结果的耦合传输线模型，可以导出导建模和仿真软件中，如ADS、HSPICE等。

图4 物理层测试系统PLTS从时域、频域、眼图和建模角度进行互连的测试和分析

　　高速背板有源测试分析：眼图、抖动、码间干扰和均衡

　　无源测试分析注重表征高速背板互连系统的电气性能，是性能参数，但是对于这样的性能参数到底能够传输多高速率的信号，或设计的高速背板能否满足目标信号传输的要求，还是没法直观的测试出来，所以还需要进行有源测试。图5是高速背板有源测试的连接图示。使用一台能够增加各种抖动（RJ、DJ、ISI、PJ等）和预加重的码型发生器产生需要的串行信号去激励背板，信号通过背板后用示波器进行波形捕获、测量和分析。其中，需要进行均衡分析，因为6.26Gbps～10Gbps的高速信号通过背板后，眼图一般不能打开，需要使用示波器的均衡软件，模拟接收芯片内的均衡器，以打开眼图，然后测试眼图参数。

图5 高速背板有源测试连接图示

　　抖动是高速信号性能的关键参数，不论用探头做在线测试，或激励响应测试，都需要关注抖动的参数，对于高速背板尤其需要关注码间干扰ISI抖动成分。

　　一般这样定义抖动：“信号的某特定时刻相对于其理想时间位置上的短期偏离为抖动”（参考：Bell Communications Research,Inc（Bellcore），“Synchrous Optical Network（SONET） Transport Systems：Common Generic Criteria，TR-253-CORE”，Issue 2，Rev No.1，December 1997），如图6所示。其中快过10HZ的偏离定义为抖动（Jitter），漫过10Hz的偏离定义为漂移（Wander）。

　　随着信号速率的不断提高和对的越来越高要求，需要进行抖动成分的分离以更深入表征抖动特征和查找问题根源。一般按图6进行抖动成分的分离。

图6. 抖动成分分离图

　　各个英文的中文翻译是，Total Jitter（TJ）：总体抖动；Random Jitter（RJ）：随机抖动；Deterministic Jitter（DJ）：确定性抖动；Data Dependent Jitter（DDJ）：数据相关抖动；Periodic Jitter（PJ）：周期性抖动；Inter-symbol Interference（ISI）：码间干扰；Duty Cycle Distortion（DCD）：占空比失真；Sub Rate Jitter（SRJ）：子速率抖动。

　　通过抖动的分离，一方面可以帮助我们判断被测件DUT是否满足设计或规范要求，另一方面可以帮助我们寻找问题根源，这就是抖动的溯源分析方法。图7是抖动成因关系图。

图7 抖动成因关系图

　　对于高速背板互连，主要需要关注：码间干扰ISI。与数据流中的位序列相关的任何抖动都称为数据相关抖动DDJ，其中的主要组成成分是ISI。ISI通常是由连接器、电缆、PCB传输线、背板等的不足的频响（阻抗不连续和损耗的综合结果）引起的。不足带宽对数据序列强烈地执行低通滤波，由于滤波，波形没到达完全的高状态或低状态，除非有同极性的多个位连续出现（注：轮流的 1、0、1、0、1、0 属于高频，因为每单位区间内，信号都发生电压跳转。连续的1或0，因为信号电压一直维持固定，所以属于低频）。图8所示的不同码型通过低带宽的传输系统后，增加了码间干扰ISI抖动成分。

图8 低带宽的互连（如高速背板）产生码间干扰ISI

　　因为6.25Gbps到10Gbps的信号通过背板传输后，眼图处于封闭状态，需要使用均衡软件仿真芯片均衡特征以打开眼图再进行参数测量和分析。现在的采样示波器和实时示波器都支持均衡功能，一般支持判决反馈均衡DFE和线性前向均衡LFE。可以在软件里选择抽头的数量，可以输入抽头的数值，亦可以自动获得抽头的数值（相当于自适应性均衡），如图9所示。均衡后可以方便测量眼图，抖动等参数。

图9 均衡器改善信号质量（右图蓝色部分为均衡前，红色眼图为均衡后）

　　总结

　　信号完整性设计测试技术的进步为设计数据率高达10Gbps的高速背板创造了很多机会，但要想实现这一目标，设计人员必须对差分传输线效应和物理结构对信号完整性的影响有一定了解。有多种PCB结构都能帮助提高数据流量，条件是在高速串行链路内正确地实现他们。今天的高速数字设计工程师必须着眼于未来，采用先进的仿真、设计、测试和分析工具，才能继续保持电信系统、数据通信系统和复杂计算机系统的快速发展步伐。对于这种高速背板互连的测试，需要从时域、频域角度进行无源测量，也要从眼图、抖动、均衡角度进行有源测量，总体上是比较复杂的。