一种有源电力滤波器控制系统的硬件实现

 

　　随着今年来配电网中整流器、变频调速装置、电气化铁路以及各种电力电子设备不断增加，其对供电质量造成了了严重的污染。为了解决电网污染问题，有源电力滤波器已经日益成为继无源滤波器之后的更为先进的电网滤波器装置。但是，这种滤波装置的设计和制造有其复杂性和特殊性。因此在国内有源电力滤波器应用还不普及。本TMS320LF2407A芯片的基础上，提出了有源电力滤波器控制系统的硬件电路设计方案，该方案考虑了芯片工作时的种种细节，使实现实时可靠的有源滤波功能成为可能。

　　1 总体设计

　　有源电力滤波器控制系统的总体设计如图1所示，包括DSP芯片的工作电路（电源、时钟、复位电路及其片外存储器、EEPROM 和DSP芯片的接口电路）、外围信号采集电路（电平调理电路及其采样触发电路）和IGBT智能功率模块IPM的设计。下面详细介绍各单元模块的功能与硬件电路。

 

 

　　2 DSP芯片的工作电路

　　数字信号处理（Digital Signal Processing,简称DSP）是一门涉及许多学科而又广泛应用于许多领域的新兴学科。20世纪60年代以来，随着计算机和信息技术的飞速发展，数字信号处理技术应运而生并得到迅速的发展。数字信号处理是一种通过使用数学技巧执行转换或提取信息，来处理现实信号的方法，这些信号由数字序列表示。在过去的二十多年时间里，数字信号处理已经在通信等领域得到极为广泛的应用。德州仪器、Freescale等半导体厂商在这一领域拥有很强的实力。

　　本文采用TI公司的TMS320LF2407A芯片，该芯片专门针对电机和逆变器的控制， 具有强大的片上I/O和其他外设，其运算速度可达到40 MIPS（每秒百万次指令）。它的事件管理器是专门为控制设计的，具有多达4个可编程定时器，每个定时器又具备多种中断，非常有利于产生控制信号。丰富的I/O口为控制信号的输出和输入提供了极大的便利。

　　2.1 电源电路

　　DSP控制系统是一个多电源系统。芯片本身是3.3 V供电，但其外围电路分别有5 V、±15 V供电，基于这一点本文采用DFA05-S05D15N（W）型号的AD/DC模块电源，该电源有3路输出，将220 V交流电压转换成5 V、±15 V直流输出，而3.3 V电压则利用端口电压5 V通过DC/DC变换芯片可得。这种方法降低了设计的难度，且供电可靠性高。

　　另外，对于TMS320LF2407A芯片内部3.3 V供电，设计电源时要考虑模拟电源和数字电源单独供电及其电源的上电、掉电次序。一般要求CPU内核电源（VDD）先于I/O电源（VDDO）上电，后于I/O电源掉电。具有上电次序控制的DSP电源电路如图2所示（其中包括5 V变3.3 V过程）。

 

 

　　2.2复位电路和电源监视电路

　　由于DSP系统的时钟频率比较高，因此在运行时极有可能发生干扰和被干扰的现象，严重时系统可能会出现死机。为了克服这种情况，硬件上有效的保护措施是采用具有监视（看门狗）功能的自动复位电路。

　　本文采用MAX706S监控器，它具有上电自动复位、手动复位、看门狗及其电压检测功能。其内部的看门狗电路能监视微处理器的运行，当1.6 s内输入信号的状态没有改变时就发出复位信号。考虑仿真器调试程序时程序装载过程时间可能大于看门狗电路复位时间（1.6 s），复位电路和电源监视电路如图3所示。

　　其中MAX706S的引脚功能如下：MR为人工复位输入；Vcc为电源端；GND为接地端；PFI为门限检测器输入端；PFO为门限检测输出端；WDI为看门狗电路输入端；WDO为看门狗电路输出端；RESET为低电平复位输出端。

　　2.3 内部锁相环（PLL）时钟模块

　　锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。

　　TMS320LF2407A芯片利用接挂在片内外设总线上的锁相环时钟模块（PLL）合成系统需要的各种时钟信号。本文中外部时钟由10 MHz晶振提供，经PLL模块倍频（通过系统控制和状态寄存器设置4倍频因子）后，2407A以的时钟频率（40 MHz）工作。同时，PLL模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路的元件为R1、C1、C2,连接到TMS320F2407A芯片的PLLF和PLLF2引脚。在不同的振荡器（XTAL1）频率下的R1、C1和C2推荐值见表1.本文中采用的有源晶振值为10 MHz,所以查表得到R1=11 Ω，C1=0.68 μF,C2=0.015 μF.

 

　　2.4片外存储器

　　

 

　　2.5 EEPROM

　　EEPROM（电可擦写可编程只读存储器）是可用户更改的只读存储器（ROM），其可通过高于普通电压的作用来擦除和重编程（重写）。不像EPROM芯片，EEPROM不需从计算机中取出即可修改。在一个EEPROM中，当计算机在使用的时候是可频繁地重编程的，EEPROM的寿命是一个很重要的设计考虑参数。EEPROM的一种特殊形式是闪存，其应用通常是个人电脑中的电压来擦写和重编程。

　　由于被烧写到片内程序FLASH中的程序在运行时不能被改写，而实际工作状态中又要根据需要对一些参数进行设置，因此，为控制系统扩展了一块型号为X5043PI-2.7、存储容量为4 KB的串行EEPROM,与DSP串行外设接口模块（SPI）连接实现参数设置、存储功能，如图4所示。其中X5043PI-2.7的引脚功能如下：SPICLK为SPI单元的时钟信号输出引脚；SPISIMO为从动输入、主动输出引脚；SPISOMI为主动输入、从动输出引脚；SPISTE为一般I/O口使用，为芯片提供片选信号。

　　2.6 串行通信接口电路

　　串行通信是指 使用一条数据线，将数据一位一位地依次传输，每一位数据占据一个固定的时间长度。其只需要少数几条线就可以在系统间交换信息，特别使用于计算机与计算机、计算机与外设之间的远距离通信。串行通信是指计算机主机与外设之间以及主机系统与主机系统之间数据的串行传送。使用串口通信时，发送和接收到的每一个字符实际上都是一位的传送的，每一位为1或者为0.

　　在电力有源滤波器控制器的设计中，控制器需要与上位机进行通信，进行数据交换。2407A的通信接口（SCI）所选用的通信标准为RS-232C标准，它是目前应用得多的一种串行通信标准。但是RS-232C逻辑电平与TTL电平不兼容，为了使DSP的TTL电平兼容，必须进行电平转换。本文采用MAX232芯片进行电平转换[2].TMS320LF2407A与MAX232的接口电路如图5所示。

　　3 外围信号采集电路

　　信号采集电路主要完成电网中电压、电流信号的采集工作，被测得信号经电压或电流互感器完成强电信号与弱电信号之间的转换，再经过信号调理电路将其调理到DSP芯片ADC模块输入电平要求范围的0 V~3.3 V电压信号。根据需要设计采样触发信号电路发出采样信息，采集电流电压信号。信号采集电路的硬件结构由3部分构成：电压、电流互感器，信号调理电路，采样触发信号形成电路。

　　3.1电流采样电路

　　通过互感器采样到的电流信号是双极性的，要想得到适合计算机A/D采样的信号必须通过信号调理电路的变换。电流的变换过程为：首先经过5 A/5 mA电流互感器将大电流信号变为毫安级的电流信号，再经过一324 Ω电阻产生电压信号，经过电平提升处理后使采集到的电流信号适合DSP芯片自带A/D转换器的输入信号要求。具体电路如图6（a）所示。为了验证电路可行性，本文还用Multisim软件对其做了仿真，如图6（b）所示，其中sA（t）、sB（t）分别表示信号抬升之前和抬升之后的波形。仿真结果证明该电路可实现预定功能。

　　3.2 电压过零比较及抬升电路

　　电压过零比较电路主要是为了获得与电网电压同频率的方波信号，以实现正弦表的准确复位和A/D采样准时启动。电压过零比较及提升电路图如图7（a）所示 ,此图中的运放构成了一个电压比较器，运放后面的3个电阻用来抬升电压到0 V~3.3 V,且其中有一个为电位器，可以通过调节它来任意改变电路的抬升幅值，从而可以动态满足不同的要求。二极管用来保护。

　　图7（b）为Multisim仿真波形，通过波形可以看到过零比较的波形及幅值。其中sC、sD分别为互感器输出的电压值和经电压过零比较和抬升电路之后的电压值。

　　3.3 锁相环与倍频电路

　　本文中，APF的控制周期与三相非线性负载电流的采样周期相同。由于一般APF补偿至非线性负载电流的次谐波为13次谐波（即650 Hz），又由于采样会造成延时误差，所以考虑香农采样定理和延时误差原则，选择采样周期为39 μs,即采样周期是工频周期的1/512.

　　本文中的采样周期信号由锁相环倍频电路产生，锁相环芯片采用CD4046实现。与a相电压同步的工频50 Hz方波信号送入锁相环CD4046的AIN端，CD4046 的锁相环输出信号送入12位计数器CD4040进行256倍分频，分频后的信号再送回CD4046的BIN端，内部鉴相器对2个输入进行相位比较，鉴相器的输出再经过由R2、C1构成的低通滤波器，滤波器的输出作为压控振荡器VCO的控制信号，通过闭环调解过程，终使得CD4046的输出锁定在12.8 kHz左右。该信号送入DSP的CAP4口，CAP4口同时检测其上升沿和下降沿作为25.6 kHz的采样周期信号。

　　4 IGBT智能功率模块IPM的设计

　　IPM（Intelligent Power Module），即智能功率模块，不仅把功率开关器件和驱动电路集成在一起。而且还内藏有过电压，过电流和过热等故障检测电路，并可将检测信号送到CPU.它由高速低功耗的管芯和优化的门极驱动电路以及快速保护电路构成。即使发生负载事故或使用不当，也可以保证IPM自身不受损坏。IPM一般使用IGBT作为功率开关元件，内藏电流传感器及驱动电路的集成结构。本文以PM100DSA120功率模块为例进行说明。

　　由于PM100DSA120内置IGBT的驱动电路，只要将光耦的输出连接到IPM的驱动信号输入即可，其中一个开关管的驱动电路如图8所示。

　　本文所采用的PM100DSA120内部集成了6个IGBT单元，具有下臂报警功能，在过流、短路、控制电源欠压及过热时，6个功率器件IPM的故障信号通过光耦隔离，送至或非门CD4078,其输出经过低通阻容滤波器连接到DSP的PDPINT引脚。当至少有一个功率器件有故障发生时，PDPINT引脚被拉为低电平，DSP内部定时器立即停止工作，所有PWM输出高阻态，封锁IPM控制信号。对一个开关管的IPM保护报警信号输出电路如图9所示。

　　本文提出了以TMS320LF2407A芯片为的有源电力滤波器APF控制系统的设计方案。该方案考虑到控制系统工作的种种细节，并从DSP芯片的工作电路（电源、时钟、复位电路及其片外存储器、EEPROM 和DSP芯片的接口电路）、外围信号采集电路（电平调理电路及其采样触发电路）和IGBT智能功率模块IPM的设计3个方面分别做了详尽的介绍。该方案还可以应用到其他电力电子装置的控制系统设计， 对从事相关硬件设计的工程技术人员有一定的参考价值。