基于汽车电子的EMC的设计方案

　　汽车电子是车体汽车电子控制装置和车载汽车电子控制装置的总称。车体汽车电子控制装置，包括发动机控制系统、底盘控制系统和车身电子控制系统（车身电子ECU）。汽车电子显着特征是向控制系统化推进，用传感器、微处理器MPU、执行器、数十甚至上百个电子元器件及其零部件组成的电控系统，正获得极其广泛的市场。车体汽车电子控制装置有如赤裸裸的、不穿戴任何衣物饰物的人体；车载汽车电子包括汽车信息系统、汽车导航系统和汽车娱乐系统。车载汽车电子控制装置有如人身的衣物、饰物。

　　汽车电子常常工作环境很恶劣：环境温度范围为－40oC到125oC；振动和冲击经常发生；有很多噪声源。

　　汽车设计中一般都有一个高度集成的微控制器，该控制器用来完成大量的计算并实现有关车辆运行的控制，包括引擎管理和制动控制等。汽车电子设计不仅需要在这种噪声环境中实现对MCU的保护，同时也必须规范MCU模块设计，确保MCU模块发射的噪声满足相关的规范。

　　在概念上，电磁兼容性（EMC）包含系统本身对噪声的敏感性以及噪声发射两个部分。电磁兼容性EMC（Electro Magnetic Compatibility），是指设备或系统在其电磁环境中符合要求运行并不对其环境中的任何设备产生无法忍受的电磁干扰的能力。因此，EMC包括两个方面的要求：一方面是指设备在正常运行过程中对所在环境产生的电磁干扰不能超过一定的限值；另一方面是指器具对所在环境中存在的电磁干扰具有一定程度的抗扰度，即电磁敏感性。噪声可以通过电磁场的方式传播从而产生辐射干扰，也可以通过芯片上或者芯片外的寄生效应传导。

　　在美国出售的任何电子设备和系统都必须符合联邦通讯委员会（FCC）制定的EMC标准，而美国主要的汽车制造商也都有自己的一套测试规范来制约其供应商。其它的汽车公司通常也都有各自的要求，如：

　　SAE J1113（汽车器件电磁敏感性测试程序）给出了汽车器件推荐的测试级别以及测试程序。

　　SAE J 1338则提供关于整个汽车电磁敏感性如何测试的相关信息。

　　SAE J1752/3和IEC 61967的第二和第四部分是专用于IC发射测试的两个标准。

　　检查汽车对于电磁辐射的敏感性，应该确保整个汽车在20到1000MHz的90％带宽范围内参考电平限制在24V/米的均方根值以内，在整个带宽范围以内的均方根值在20V/米以内。在测试过程中要试验驾驶员对方向盘、制动以及引擎速度的直接控制，而且不允许产生可能导致路面上任何其他人混淆的异常，或者驾驶员对汽车直接控制的异常。

　　由于芯片几何尺寸不断减小，以及时钟速度的不断增加都会导致器件发射超过500MHz的时钟谐波，因此EMC设计非常重要。如摩托罗拉公司基于e500架构的微控制器MPC5500系列，该芯片采用0.1微米工艺技术，时钟频率为200MHz。

　　在电磁兼容设计中，“受害方”的概念通常指那些由于设计缺乏EMC考虑而受到影响的部件。受害部件可能在基于MCU的PCB或者模块的内部，也可能是外部系统（Keyless-Entry）模块中的宽带接收器或者是车库门开启装置接收器，由于接收到MCU发出的足够强的噪声，这些模块中的接收器会误认为接收到了一个遥控信号。

　　汽车收音机通常也是受害部件：MCU可能产生大量的FM波段谐波，严重降低声音质量。分布在汽车中的其它模块也可能受到类似的影响，基于MCU的模块产生的发射噪声经由线缆传播出去，如果MCU产生足够强的噪声对文本和语音进行干扰，那么无绳电话和寻呼机也容易受到干扰。

　　EMC设计

　　很多EMC设计技术都可以应用到电路板和SoC设计中。共性的部分就是传输线效应，以及布线和电源分布网络上的寄生电阻、电容和电感效应。

　　首先了解传输线效应。传输线效应是指——高频电磁波在导电介质中传输过程中，发生的信号反射、干涉、振铃效应、天线效应、衰减、叠加等各种信号畸变的情况。目前讨论多的是关于线路阻抗不匹配时造成的信号畸变。如果发送器和接收器之间存在阻抗不匹配，信号将产生反射并且导致电压振铃现象，因而降低噪声容限，增加信号串扰并通过容性耦合对外产生信号发射干扰。

　　在SoC设计中，噪声主要通过寄生电阻和电容来传导，而不是以电磁场的方式辐射。CMOS芯片通过一种外延工艺实现极低电阻基底的方法来增强抗闭锁的能力，而基底的底侧为基底噪声提供了一种有效的传导路径，使得很难将噪声源同敏感节点在电气上分隔开来。

　　许多并行的p＋基底触点（contact）为阻性耦合噪声提供了一个低阻抗路径。在n阱和p沟道晶体管p基底的侧壁以及底部之间会形成寄生电容，因而产生容性耦合噪声，并且在n沟道晶体管的基底和源区之间形成pn结（见图1）。

　　单个pn结电容非常小，在一个VLSI的SoC设计中并行的电容总和通常是几个纳法，在连接到电源网络之前将源区和基底直接连接可以短路掉这个电容。这种技术还消除了进入基底的瞬时负电流而导致的体效应（body effect）。体效应会增加耗尽区，并导致晶体管的Vt变高。同样的技术也可以应用于n阱p沟道晶体管，以减小容性耦合噪声。

　　然而，包含层叠晶体管的数字电路或者模拟电路通常都需要隔离源区。在这种情况下，增加Vss到基底或者Vdd到基底的电容能够降低噪声瞬态值。对模拟电路设计来说，体效应通过改变偏置电流和信号带宽降低了电路性能，因此需要使用其它解决办法，如阱隔离。对数字电路，采用单一的阱理想，可以降低芯片面积。通过认真的设计可以对体效应进行补偿。

　　通常，基底噪声的频率范围可能高达1GHz，因此必须考虑趋肤效应。趋肤效应是指导体上随着深度的增加感应系数增大，在导体的中心位置达到值。趋肤效应会导致片上信号的衰减以及信号在芯片p＋基底层的失真。为减小趋肤效应，要求基底厚度小于150微米，该尺寸远远小于某些基底允许的机械厚度，然而更薄的基底更易碎。

　　噪声源

　　微控制器内部存在四种主要的噪声源：内部总线和节点同步开关产生的电源和地线上的电流；输出管脚信号的变换；振荡器工作产生的噪声；开关电容负载产生的片上信号假象。

　　许多设计方法可以降低同步开关噪声（SSN）。穿透电流是SSN的一个主要来源，所有的时钟驱动器、总线驱动器以及输出管脚驱动器都可能受到这种效应的影响。确保在互补晶体管导通之前关断另一个晶体管就可以实现穿透电流，在大电流驱动器的设计中，这可能要求一个前置驱动器来控制该节点信号的转换率。

　　切断不需要使用模块的时钟也可以降低SSN。很明显，该技术同具体应用十分相关，应用该技术可以提高EMC性能。在类似摩托罗拉的MPC555和565这样高度集成的微控制器芯片中，所有芯片的外围模块都具有这样的功能。

　　SSN也会产生辐射干扰，瞬间的电源和地电流会通过器件管脚流向外部的去耦电容。如果该电路（包括邦定线、封装引线以及PCB线）形成的环路足够大，就会产生信号发射。而环路中的寄生电感会产生电压降，将进一步产生共模辐射干扰。

　　共模辐射电场E的强度由下面等式计算：

　　E = 1.26 x 10-6 Iw f l/d

　　E = 1.26 x 10-6 Iw f l/d

　　处理好时钟域也能降低SSN。许多的SoC设计都是同步电路，这样容易在时钟上下沿处产生很大的峰值电流。将时钟驱动器分布在整个芯片中，而不是采用一个大的驱动器，这样可以使瞬态电流分布开。另外一种可能的办法是确保时钟不互相重叠。当然必须小心避免由于时序不匹配而产生竞争。更重要的是，时钟信号应该在远离敏感的I/O逻辑信号，特别是模拟电路。

　　将这种类型的噪声源减到有许多解决方案。输出驱动器可以设计成驱动强度可以控制，并且可以增加信号转换速率控制电路来限制di/dt。由于大多数器件测试设备同终应用相比，测试节点电容更高，所以通常更愿意指定一个固定值来实现驱动强度的控制。例如，假定MPC5XX系列的MCU微控制器芯片的CLKOUT满驱动强度是一个90pF的负载，并且是专为测试目的而设定。

　　上面介绍的技术对于降低噪声有积极的作用，由于瞬态电流包络延长，平均的电流实际上会增加。在芯片上实现一个LVDS物理层也可以减小由于输出管脚上大的瞬态电流产生的噪声，这种方式依靠差模电流源来驱动低阻抗的外部负载（图2）。电压的摆幅限制在±300mV范围内。

　　支持这种技术所需增加的管脚可以通过减少电源管脚来弥补，由于这种实现方式有效地降低了片上瞬态电流，因而输出驱动器通过电源基本上维持一个恒定的直流电流，而传统驱动器中的瞬态电流则会在电容性负载上产生大的电压摆幅。

  

参考文献:

[1]. EMC datasheet https://www.dzsc.com/datasheet/EMC_2342312.html.
[2]. PCB datasheet https://www.dzsc.com/datasheet/PCB_1201640.html.
[3]. MPC555 datasheet https://www.dzsc.com/datasheet/MPC555_487173.html.
[4]. 90pF datasheet https://www.dzsc.com/datasheet/90pF_1734917.html.
[5]. LVDS datasheet https://www.dzsc.com/datasheet/LVDS_457917.html.