一种改进型开环高速高采样保持电路的设计

     摘 要：设计了一种改进型开环结构采样保持电路。与传统M川er电容开环结构相比，本设计采用了新型Bootstrapped开关，不但实现了沟道导通电阻线性化，而且消除了与输入信号相关的时钟馈通；采用全差分结构消除了共模信号引入的误差以及偶阶谐波，提高了电路的信噪比；采用高速高缓冲器增大电路的驱动能力，实现了高速高采样。设计采用O．35 m n—welI cMOS工艺，经仿真验证，在驱动2．5pF负载电容下采样率达到10OMsPS，电路有效位数l2bits，功耗为21．5mW 。

　　1前言

　　随着计算机技术、多媒体技术、通信技术和微电子技术的高速发展，图像显示、高性能控制器与传输器的广泛应用，极大地促进了高速、高A／D转换器的发展，它作为模拟信号与数字信号之间的接口有着不可替代的作用。高速、高ADC由于存在工艺兼容性、功耗和面积限制、噪声问题等设计难题而成为目前研究的热点。而ADC模拟输人前端常需要一个高性能采样保持电路来提高ADc的信噪比(SNR)和无杂散动态范围(SFDR)。普通开环采样电路存在时钟馈通、电荷注入、沟道电阻非线性等非理想因素，不适合高采样系统；而闭环采样电路通过底极板采样技术、全差分结构消除了输人相关的电荷注人，抑制了共模信号引入的失真，但是当采样速度增加的时候，要求采样电路放大器有很高的增益带宽积，这增加了设计难度和功耗。文中基于Miller电容反馈原理，采用开环全差分结构及新型自举开关技术，实现高速高的采样要求。

　　2 电路整体结构

　　传统的开环结构采样系统可以实现高速采样，但是受电荷注入，时钟馈通和放大器非线性等因素影响，不适合高采样系统。而闭环结构以牺牲速度的方式来保证反馈系统的稳定性，所以不适用于高速采样系统。

　　本设计基于Miller电容反馈原理，电路结构如图l所示。图中标有Boot字样的是线性化自举开关，其关断时只注入与输人信号基本无关的电荷，且只产生与输入基本无关的馈通效应；全差分结构消除了共模信号的影响，也消除了电路的偶次谐波；保持信号通过两个相同的单位增益缓冲器输出，以增大采样保持电路的驱动能力。

图1 整体电路框图

全文PDF：