USB3.0中五分频电路设计

时间:2011-11-21

  摘要: 基于65 nm CMOS 工艺, 分别采用CML 电路和TSPC 电路设计并实现一种新型五分频电路, 适用于USB 3. 0物理层中时钟频率的五分频转换, 且输出占空比基本满足50%, 仿真结果表明采用CML 电路构建的分频器可稳定工作在8 GHz的输入时钟频率, 此时功耗为1. 9 mW, 采用T SPC 电路构建的分频器可稳定工作在10 GHz 输入时钟频率, 此时功耗为0. 2 mW, 2 种分频电路都满足USB 3. 0 规范要求, 完全达到预期目标。

  0 引言

  USB 3. 0 是通用串行总线( Universal Serial Bus)的规范, 该规范由英特尔等大公司发起, 其传输速度可达5 Gb/ s,并且兼容USB 2. 0 及以下接口标准。物理层的并串/ 串并转换电路是U SB 3. 0 的重要组成部分, 在发送端将经过8 b/ 10 b 编码的10 位并行数据转换成串行数据并传输到驱动电路, 在接收端将经过CDR( Clock and Data Recovery) 恢复出来的串行数据转换成10 位并行数据。在并串/ 串并转换过程中,同时存在着时钟频率的转换, 若串行数据采用时钟上下沿双沿输出,则串行数据传输频率降低一半, 并行传输时钟为串行传输时钟的1/ 5, 即五分频。

  本文设计了基于65 nm 工艺的五分频器, 产生一个占空比为50%的五分频信号。对该电路的设计不以追求高速度为惟一目标,而是在满足U SB 3. 0 协议所要求的频率范围基础上, 尽可能的降低功耗。

  1 电路原理与结构

  采用基于D 触发器结构的五分频器逻辑框图如图1所示。图1 由3 个D 触发器和少量逻辑门构成, 采用了同步工作模式, 其原理是由吞脉冲计数原理产生2 个占空比不同的五分频信号A 和B, 然后对时钟信号CLK, A 和B 进行逻辑运算得到占空比为50% 的五分频信号CLK/ 5, 其计数过程如表1 所示, 从表1 的计数过程可知, 分频后的时钟CLK/ 5 的周期是输入时钟CLK 的5 倍, 由此实现了五分频并且其占空比为50% .

图1  5 分频电路逻辑结构

图1  5 分频电路逻辑结构

表1  5 分频器计数过程

表1  5 分频器计数过程

  2 分频器基本电路的设计

  触发器是整个分频器中基本的结构, 只有设计好一个快速的触发器, 才能实现一个高频率的分频器,目前用于分频电路的触发器电路主要有3 种。第1 种是CML( Current Mo de lo gic) 电路, 是由ECL( EmitterCo uple Logic) 电路演变来的, 相比传统的静态分频器,由于电路的摆幅较小, 因而电路的工作速度快; 第2 种是TSPC( True Single Phase Clock) 电路, 采用单相时钟, 大大减少了电路的元件数目, 从而提高电路工作速度, 同时这种电路功耗极低; 第3 种是注锁式( Injected-Locked) 电路, 由于要使用电感, 因而它的体积过大且工艺难度高, 成本较高, 很少被广泛采用。本文分别采用CML 电路和TSPC 电路构成分频电路, 并对两者的速度和功耗等进行比较。

  CML 电路构成的触发器如图2 所示, 由图中可以看出, 该触发器由2 个CML 结构锁存器组成, 它们构成主从型结构, 每个锁存器都要经过2 个阶段: 跟踪阶段和保持阶段。当主锁存器跟踪输入信号时, 从锁存器处于锁存保持阶段, 然后交替。其中N13 , N14 为尾电流管, 偏置电压V_bias 使N13 , N14管工作在饱和状态, 充当恒流源的作用。dp 和dn 是由输入信号d 经传输门和反相器产生的一对互补差分信号, ck_m 和ck_p 是由输入时钟信号clk 经传输门和反相器产生的一对互补时钟差分信号。主锁存器工作状态为: 当ck_m 为高电平时, N5 管导通, N6 管关闭, 此时N1 , N2 管工作在差分状态, 将输入信号dp, dn 采入。当ck_p 为高电平时,N6 管导通, N5 管关闭, 此时N3 , N4 使电路维持在锁存状态, 从锁存器工作状态恰好与主锁存器工作状态相反。设计中在触发器输出端q, qn 之间加了2 个反相器从而在q, qn 之间形成正反馈, 增强了电路的输出驱动能力。工作时, 电路的尾电流应当足够大, 有利于提高电路工作频率和输出信号的摆幅。

  TSPC 电路构成的触发器如图3 所示, 由图中可以看出, 该电路由四级反相器构成, 上升沿触发, 当CK 为低电平, 输入反相器在节点X 上采样反向d 输入,第2 级反相器处于保持状态, 节点Y 预充电至V dd,第三级反相器处于保持状态, 时钟上升沿来时, 第二级反相器求值, Y 的电平值发生变化, 时钟ck 为高电平时,节点Y 的值传送到输出q, 该触发器的延时为4 个反相器的传播延时, 由于电路中元件数目很少, 而且采用动态逻辑, 因此功耗极低。

图2  CML 锁存器构成的主从式触发器电路

图2  CML 锁存器构成的主从式触发器电路

图3  TSPC 电路构成的触发器

图3  TSPC 电路构成的触发器

  3  仿真结果与分析

  采用Cadence 公司的spect re 仿真器对设计的分频器分别仿真, 仿真电源电压为1 V, 结果表明: 在典型工艺参数条件下,基于CML 电路结构的五分频器工作频率是8 GHz, 工作频率是1 kHz, 当工作在8 GHz 时, 功耗为1. 7 mW, 输出信号占空比为49. 76% ; 基于T SPC 电路结构的五分频器工作频率是10 GHz, 工作频率是10 MHz, 当工作在10 GH z时, 功耗采用10 ns 内的平均功耗, 功耗为0. 2 mW, 输出信号占空比为49. 92%.由于是单端输入输出, 基于T SPC 电路结构的分频器抗噪声能力较弱。工作频率下的仿真结果如图4, 图5 所示。

图4  基于CML 电路结构的五分频器工作在8 GH z 仿真图

图4  基于CML 电路结构的五分频器工作在8 GH z 仿真图

图5  基于T SPC 电路结构的五分频器工作在10 GHz 仿真图

图5  基于T SPC 电路结构的五分频器工作在10 GHz 仿真图

  对于不同频率的分频器。通常采用FOM 值来比较其性能, 分频器的FOM 值定义为:

  式中: fmax 是分频器的工作频率; P 是分频器在工作频率下的功耗, 表2 为本文设计的分频器和其他文献中介绍的分频器作对比,所有的分频器均采用CMOS工艺, 对比表明本文设计的5 分频器性能较优,在65 nm 工艺下具有明显的功耗低优势, 尤其是采用TSPC 电路结构的分频器, 功耗极低。

表2  几种分频器性能的总结对比

表2  几种分频器性能的总结对比

  4 结语

  本文基于65 nm 工艺分别采用CML 电路结构和TSPC 电路结构设计了1 个五分频器, 采用spectr e 仿真表明, 采用CML 结构的分频器工作频率8 GHz,功耗1. 7 mW, 输出信号占空比49. 76% ; 采用T SPC 电路结构分频器工作频率10 GHz, 功耗为0. 2 mW,输出信号占空比49. 91%, 由于采用单端输入输出, 所以采用T SPC 结构的分频器抗噪声能力较弱。输出信号占空比为50% 是本文一大特点, 2 种结构的分频器工作频率完全覆盖了U SB 3. 0 协议所要求的频率范围,满足协议要求。

  参考文献

  [ 1] Intel Co rpor ation. Univer sal seria l bus 3. 0 specificationR1. 0 [ R] . USA: Intel, 2008.

  [ 2] 欧阳干, 李少青, 王建军。 一种新型的高速5 分频电路设计[ C] . 桂林: 中国计算机协会第十届计算机工程与工艺学术年会, 2006.

  [ 3] 葛洪利, 徐太龙, 孟坚, 等。 1. 2 V 6 GH z 1. 19 mW 32/ 33 前置分频器的设计[ J] . 电子技术, 2010, 47( 3) : 76-77.

  [ 4] 周春元, 李国林。 基于90 nm CMOS 工艺的12 GHz 二分频器[ J] . 微电子学, 2008, 38( 5) : 670- 673.

  [ 5] 高清运, 李学初。 CM OS 高性能奇数分频器的设计[ J] . 电子学报, 2004, 32( 5) : 869- 870.

  [ 6] 蒋东铭, 黄风义, 严菲, 等。 0. 18 ??m CMOS 工艺高速双模分频器设计[ C] . 贵阳: 全国第十一届微波集成电路与移动通信学术年会, 2006.

  [ 7] 刑立冬, 朱刘松, 蒋林。 0. 18 um CMOS 1:20 分频器电路设计[ J] . 西安邮电学报, 2008, 13( 3) : 1- 4.

  [ 8] 赵旭昊, 安凌凌, 孟令琴。 0. 18 um 12 GH z CM OS 八分频电路设计[ J] . 现代雷达, 2007, 29( 8) : 109- 111.

  [ 9] LIANG Bang- li, CHEN Dian- yong , WANG BO, et al. A43 GH z stat ic fr equency p ider in 0. 13 um standar d CMOS[ C] / / Pro ceedings o f CCECE/ CCGEI. Canada: CCECE,2008: 110- 118.

  [ 10] CH EEMA H M, M AH MOUDI R, SANDULEANU M AT. MCML Fr equency p ider in standar d 90 nm CMOS LPfo r 60 GHZ applicatio ns [ C] / / Pr oceeding s o f IEEE RFIC.H awaii, USA: IEEE, 2007: 1-8.

      [ 11]. ECL datasheet https://www.dzsc.com/datasheet/ECL_2043152.html.

上一篇:关于锂离子电池充电器的设计参考
下一篇:LED路灯驱动及智能调光系统设计

免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。

相关技术资料