Atmel推出SiliconCity柔性架构开发90nm ASIC

　　SiliconCity柔性架构能够提供基于单元ASIC的密度，以及快速灵活的衍生产品设计流程。

　　爱特梅尔公司 (Atmel? Corporation)宣布推出用于90nm SiliconCity ASIC开发的全新定制架构，可为客户提供每平方毫米350,000门电路数目，达到标准单元ASIC的门密度范围。SiliconCity柔性架构可让设计人员针对多种产品变化型款，创建独特的基础晶圆架构，同时通过设计复用大幅缩短客户的设计时间，减少非经常性工程(NRE)成本，并降低开发风险。

　　使用SiliconCity柔性架构开发ASIC，可以降低掩模成本，提高上市速度。爱特梅尔公司北美ASIC业务市场总监Jay Johnson称：“鉴于无晶圆厂半导体公司拥有多种定义的产品，而且各款产品在特性方面略有差异。如果为每款产品创建一种新的ASIC，不单成本高昂，并且也很耗时。传统在同一块芯片上使用不同的粘接选项以创建多种产品的方法已后继乏力，而这正是SiliconCity柔性架构的价值所在。”爱特梅尔广泛的标准微控制器解决方案的宽广度，助力SiliconCity柔性架构创建由爱特梅尔通过其AVR? 和AT91SAM标准产品所提供、包含可复用功能和已获验证IP的系统级芯片(SoC)。

　　金属可编程单元结构(Metal Programmable Cell Fabric, MPCF)是技术的  MPCF是爱特梅尔支持CAP? 可定制微控制器产品系列，以及SiliconCity柔性架构的ASIC技术。在CAP可定制微控制器中，爱特梅尔就对包含ARM内核和总线子系统、外设及存储器的平台进行了定义。而SiliconCity柔性架构则让用户自行定义平台。客户通过预先定义共同的嵌入式内核和总线、存储器以及外设组合，能够为多种产品实施独特的IP。Silicon City架构给予客户完全的控制能力，同时MPCF提供了高灵活性。

　　MPCF通过更佳布线减小内核单元  MPCF技术的关键在于一个小于3.2平方微米的6晶体管内核单元。在90nm工艺中，SiliconCity柔性架构ASIC可实现每平方毫米300,000到 350,000门密度。而新颖的布线方案则两层用于互连的金属层，将系统门利用率提高至90%。更高的门密度结合基于MPCF的SoC所带来的更佳布线功能，使得芯片尺寸减少至约为以往130nm工艺芯片的一半。

　　布线与晶体管几何对准  利用MPCF，单元尺寸可与布线网格及晶体管间距的整数倍完全匹配，不会造成硅材料的浪费。此外，接触点和通孔的尺寸也与金属迹线相同，从而在设计中避免任何可能的重叠，并提供效的硅材料垂直利用。相比门阵列和某些早期结构化ASIC产品普遍使用的典型门海(sea-of-gates)架构，MPCF的这些优势使到确定设计所需的系统门数目变得容易得多，成本效益也得以提高。

　　而且，MPCF金属可编程单元和标准单元既可以布局在芯片的不同区域内，也可随意组合，而不会影响芯片的尺寸。因此，设计的固定平台部分可通过标准单元技术来实现，而芯片的灵活部分则利用MPCF，快速实现衍生产品。

　　轻易移植现有的处理器连带FPGA设计许多现有基于连带FPGA的业界标准微控制器设计都可以在短短20周内，以少的重建工程(re-engineering)成本和很低的初始NRE掩模成本，从终门级网表直接移植到SiliconCity 柔性ASIC中。至于将来的设计迭代，则可在仅仅8-12周内以更低的单金属掩膜NRE成本来实现。