基于跳频收发系统中的跳频频率合成器设计

　　摘要：跳频频率合成器是跳频收发系统设计的，也是技术实现的一个难点。提出一种应用DDS和PLL实现高速跳频的频率合成设计方案，并对其硬件进行了详细设计，对其所能达到的性能指标进行估算。结果表明，该方案能够满足系统设计的要求，其创新点在于把DDS和PLL的优点有机地结合起来实现了高速跳频，摒弃了用直接数字频率合成DDS输出频率不能太高或用锁相环PLL合成频率锁定时间较长的缺点。

　　0 引 言

　　跳频技术作为军事通信的主要抗干扰手段，近几十年来，在军事通信装备中得到了广泛的应用。20世纪90年代初，出现了高数据率抗干扰的短波跳频系统，其跳频速度达到几千跳／秒，具有很强的抗多径、抗衰落能力。在不用自适应均衡的情况下，可提供上千比特／秒的数据传输能力，所以高速短波跳频技术是军用短波跳频系统发展的方向。

　　在短波高速跳频系统中，跳频频率合成器的研究是关键技术之一。从频率合成技术的发展过程看，频率合成的方法主要有三种：直接频率合成(DFS)、锁相环式频率合成(PLL)、直接数字频率合成(DDS)。这三种基本的频率合成方法各有特点，实际应用中，采用单独一种方法往往难以满足频率合成器的所有技术指标。因此，在设计频率合成器时，可以根据具体的设计要求，组合使用这些基本方法，以达到的效果。这里的跳频频率合成器设计采用了DDS和PLL相结合的方法。

　　1 跳频频率合成器硬件设计

　　1．1 方案选择

　　DDS和PLL相结合构成的跳频频率合成器有几种方式：DDS激励PLL方案、PLL内插DDS组合方案和频率转换快捷的组合方案等。本设计采用的是种方案，如图1所示。PLL设计成N倍频环，DDS输出直接作为PLL的参考信号。

　　该方案主要性能如下：

　　(1)输出频率：f0=NfDDS；

　　(2)输出频率分辨率：fr=NfDDSr(FDDSr为DDS的频率分辨率)；

　　(3)输出频率fo的建立时间：T=TDDS+TPLL。式中：TDDS是改变DDS输出频率fDDSr所需的时间；TPLL是fDDS改变后，锁相环重新锁定所需的时间。为了使锁相环能很快地锁定，在锁相环的快捕带宽范围内变化fDDS，这样TPLL就是快捕时间。通常快捕时间很短，即使变化范围超出锁相环的快捕带宽范围，由于这是在上锁定的基础上重新进行的锁定过程，所以，锁定时间也会很短。这样，输出频率fo总的建立时间T就小，可以满足快速跳频的需要。

　　1．2 硬件设计

　　硬件设计原理图如图2所示。

　　图2为超短波跳频收发系统中跳频频率合成器设计原理图。系统对跳频频率合成器的设计要求：工作频率为410～468 MHz，频率间隔25 kHz，可实现全频段跳频和分频段跳频，频率转换时间小于100μs。

　　设计中，DDS的器件采用美国AD公司的AD9850；鉴相器采用美国国半(National Semiconduc-tor)的集成锁相电路LMX2306；VCO选用的是AM-PLIFONIX公司的集成模块TOM9307，它的输出信号频率为300～600 MHz；控制灵敏度为20 MHz／V。

　　AD9850是采用并行传输方式从计算机接收频率和相位控制字的，这是因为考虑到并行方式传输的速度比串行方式快。总共40位控制字，通过8位数据总线送到AD9850的输入寄存器中，需重复5次。在FQUD信号上升沿调入40位控制字，同时把地址指针复位到个寄存器。接着在W_CLK信号的上升沿到来时，把的8位数据装入个寄存器，并把地址指针指向下一个寄存器。这样，连续5个W_CLK上升沿后，就把40位控制字都装入了寄存器，W_CLK信号不再起作用，直到收到复位信号或FQ_UD信号的上升沿时，才重新开始新一轮的数据装入。鉴相器LMX2306本身就带有一个前置双模分频器(8／9分频)和两个可编程分频器N，R，采用串行输入的方式。在初始化时只要给N寄存器、R寄存器和F功能寄存器输入正确的数据，就可以正常工作了。LMX2306的外部环路滤波器在锁相环路中起非常重要的作用，环路滤波器形式和参数的选取是锁相环设计与调试的关键，在很大程度上决了定环路的噪声、捕获和跟踪性能等。该环路滤波器选用二阶无源比例积分滤波器，其二阶低通滤波器结构如图3所示。

　　利用美国国半公司提供的PLL环路滤波器设计软件Loopfilt可方便地计算出滤波器的参数，如图4所示。

　　在实际电路中，环路滤波器的参数选定为：

　　2 跳频频率合成器的性能估算

　　在分析跳频频率合成器的性能时，尤其对于快速跳频系统来说，频率分辨率和换频性能是其中两个很重要的指标。

　　在该方案中，跳频频率合成器是由DDS激励PLL组成的。因DDS的系统时钟为96 MHz，则AD9850的输出频率fDDS=96 MHz／232△0.022 35 Hz。锁相环PLL的输出频率为：

　　式中：Ntotal为环路总的分频比。设计中要使的输出频率fo在410～468 MHz内跳变，频道间隔为25 kHz。由相关参考文献中的公式可算得：R=400 Ω，Ntotal=1*00，即B=2 050，A=0，则编程使fDDS在10～11．414 346 MHz内变化，那么fo将在410～468 MHz内跳变，其频率分辨率(单位Hz)为：

　　该跳频频率合成器总的跳频转换时间也应该是这两部分跳频转换时间之和。DDS的换频时间很短，对AD9850来说，是ns级的，几乎可以忽略不计。所以整个跳频频率合成器的跳频转换时间主要由PLL的跳频转换时间决定。

　　在工程上，PLL的跳频转换时间可以用PLL环路的快捕时间TLmax做估算：

　　设计中，ωn=15 000×2π；工程上ξ=0.707，则TLmax△75μs。所以，频率建立时间TPLL=75μs，跳频周期可为750μs，跳频速率可达1 333跳／s，满足系统设计的1 000跳／s的要求。

　　3 结语

　　跳频频率合成器是跳频收发系统设计的，也是技术实现的一个难点。设计中把DDS和PLL的优点有机地结合起来实现了高速跳频，摒弃了用直接数字频率合成DDS输出频率不能太高或用锁相环PLL合成频率锁定时间较长的缺点，满足了系统设计的要求。

  

参考文献:

[1]. AD9850 datasheet https://www.dzsc.com/datasheet/AD9850_251820.html.
[2]. LMX2306 datasheet https://www.dzsc.com/datasheet/LMX2306_1001009.html.