并行端接技术

　　1．并行端接技术

　　并行端接主要是在尽量靠近负载端的位置加一个上拉阻抗和下拉阻抗，以实现终端的阻抗匹配，根据不同的应用环境，并行端接又可分为以下几种方式。

　　(1)简单的并行端接

　　这种方式是简单地在负载端加入一个下拉到地的电阻Rt(Rt=Zo)来实现匹配，如图1所示。采用此端接的条件是驱动端必须能够提供输出高电平时的驱动电流，以保证通过端接电阻的高电压满足门限电压要求。在输出为高电平状态时，这种并行端接电路消耗的电流过大。对于50Ω的端接负载(等于传输线阻抗)，维持TTL高电平消耗电流高达48 mA，因此一般器件很难可靠地支持这种端接电路。

　　图1 简单的并行端接方式

　　(2) 戴维南(Thevenin)并行端接

　　戴维南并行端接即分压器型端接，如图2所示。

　　图2 戴维南并行端接方式

　　这种方式采用上拉电阻R；和下拉电阻炖构成端接电阻，通过R1和R2来吸收反射。R1和R2阻值的选取由下面的条件决定，R1的值可由接收信号的上升时间(为RC充、放电时间常数的函数)决定；其值由驱动源的吸收电流数值决定，炖的选择应满足当传输线断开时电路逻辑高电平的要求。戴维南等效阻抗可表示为：

　　Rt=(R1×R2)/(R1+R2)

　　这里要求Rt，等于传输线阻抗Zo，以达到匹配。此端接方案虽然降低了对源端器件驱动能力的要求，但由于在Vc，c和地之间连接了电阻R1和R2因而一直在从系统电源吸收电流，直流功耗较大。

　　(3)主动并行端接

　　在主动并行端接方式中，端接电阻Rt(Rt=Zo)将负载端的信号拉至偏压Vbias，如图3所示，Vbias的选择依据是使输出驱动源能够对高低电平信号有吸收电流能力。这种端接方式需要一个具有吸、灌电流能力的独立电压源来满足输出电压跳变速度的要求，并且如果偏移电压Vbias为负电压的话，则输入为逻辑高电平时有直流功率损耗。

　　图3 主动并行端接方式

　　(4)并行AC端接

　　如图4所示，并行AC端接使用电阻和电容网络(串联RC)作为端接阻抗。端接电阻Rt要小于等于传输线阻抗20，电容Ct必须大于100 pF，推荐使用0.1μF的多层陶瓷电容。电容有阻低频导高频的作用，因此电阻Rt不是驱动源的直流负载，这种端接方式无任何直流功耗。

　　图4 并行AC端接方式

　　(5)二极管并行端接法

　　某些情况下可以使用肖特基二极管或快速开关管进行传输线端接，条件是二极管的开关速度必须比信号上升时间快4倍以上。典型的二极管端接如图5所示，肖特基的正向压降T／F(典型值为0.3 V～0.45 V)将输入信号钳位到Ground－VF和呢VCC＋VF之间。这样就显著减小了信号的过冲(正尖峰)和下冲(负尖峰)，在某些应用中也可只用一个二极管。

　　图5 二极管并行端接方式

　　二极管端接的优点在于二极管替换了需要电阻和电容元件的戴维南端接或RC端接，通过二极管钳位减小过冲与下冲，不需要进行走线的阻抗匹配。尽管二极管的价格要高于电阻，但系统整体的布局布线开销也许会减少，因为不需要考虑控制传输线的阻抗匹配。二极管端接的缺点在于二极管的开关速度一般很难做到很快，因此对于较高速的系统不适用。