CoolRunner-II器件的每个输出信号可以被设置成高阻态,以便应用于总线的系统设计中。每个输出引脚的三态控制端都是独立的,可以是组合逻辑、寄存器及外部输入引脚等。该功能的属性设置如下。
(1)约束文件(UCF)
NET <signal name> OPEN_DRAIN;
例如:
NET data_out OPEN_DRAIN;
(2)VHDL语言
attribute OPEN DRAIN: string;
attribute OPEN DRAIN of <signal name>: signal is "TRUE";
例如:
attribute OPEN_DRAIN: string;
attribute OPEN_DRAIN of data_out: signal is "TRUE";
(3)Verilog语言
//SYNTHESIS attribute OPEN_DRAIN of <signal name>;
例如:
//SYNTHESIS attribute OPEN_DRAIN of data_out;
免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。