在执行这些操作前，一定要先保存.NCD和NCF文件。因为任何底层编辑器的操作都会修改这些文件，一旦修改有误，将无法恢复原始设计，造成不必要的损失。
■移动逻辑资源；在底层编辑器中可以将一个逻辑单元（块）中的任何布线和结构移到同类型的另一个逻辑单元（块）中，如IOB与IOB，CLB与CLB之间．选择一个需要移动的源， 找到需要交换的目标。按住【Ctrl】键单击，或选择【Edit】→【Swan】选项。
■交换部件引脚：选择一个引脚，找到需要交换的另一个引脚．按住【Ctrl】键中击，或选择【Edit】→【Swap】选项．
■使用探点（Probes）：在底层编辑器巾叫以增加、删除和保存探点，以方使对设计的调试等．
● 增加探点：选择【Tools】→【Probes】选项，弹出【Probe】对话框．单击【Add】按钮，出现【Define Probe】对话框，如图1所示。
图1【Denne Pmbe】对话框
其中【Pin Name】文本框用于设置探点名,【Select Net】下拉列表用于设置探点位置。在【elect Pt Numbers】选项组中可以选择手动和自动模式，自动模式将会自动分配一个输出引脚；而手动摸式可以有选择地输出．选择后单击【＞】或【＞＞】按钮，将终确定引脚。单击【OK】按钮将所设置的探点引到相应的引脚，同时显示该探点的输出延迟，如图2所示．可以将不同的探点用不同的颜色加以区分，为此在该窗口的右边选择所需的颜色，然后单击【Hilito】按钮来设置颜色。
图2 编辑探点
● 删除探点：选择需要删除的探点，然后单击图3所示对话框右边工具栏中的【delete】按钮。
● 编辑探点：单击图4所示对话框中的【Edit】按钮可以重新编辑探点。
● 保存探点：在图4所示对话框中单击【Save Probes....】按钮，保存扩展名为．scr的脚本文件。
● 生成新的位流文件：完成探点的设置后，布局布线后的设计文件被修改。需要生成新的FPGA位流文件，以便到逻辑器件中。单击图4所示对话框中的【Bitgen...】按钮，执行生成工具。
● 设计：单击图4所示对话框中的【Download 】按钮，执行iMPACT工具。
（6）设计校验。在底层编辑器中可利用设计规则校验【Design Rule Check，DRC】和延迟计算【Delay Calculator】工具来校验逻辑设计，该校验可以检查设计中的逻辑和物理级设计错误，校验后的错误信息包括不完善和未完成的布线及逻辑单元。
■在对话框中运行规则校验，指定需要校验的逻辑单元、引脚、信号路径及网线等，如果需要校验整个设计，不用进行任何指定。
■选择【Tools】→【DRC】→【Setup】命令，打开【DRC】对话框，如图5所示。校验类型对应的单选按钮为【Net Check】、【Block Check】、【Chip Check】和【An Check】。校验对象可选择【All Objects】或【Selected Objects】单选按钮。校验后的可以选择提示所有的信息的【All Messages】或仅提示错误信，【Error Messages】单选按钮。
图5 【DRC】对话框
■选择【Tools】→【DRC】→【Run】选项，运行设计校验，其结果出现在【History】窗口中。
■延时分析将统计驱动引脚到负载引脚之间的信号传播延迟，该延迟包括网线和路径的延时。首先选择需要统计的网线，然后选择【Irools】→【Delay】选项，或单击底层编辑器窗口右边工具栏中的【Delay】按钮，统计的延迟将出现在【 History】窗口中。
■选择相应的网线，单击底层编辑器窗口右边工具栏中的【Attrib】按钮。在弹出的对话框中切换到【Pins】选项卡，如图4所示，其中列出该网线的延时统计数据。
图4【Pins】选项卡
免责声明: 凡注明来源本网的所有作品，均为本网合法拥有版权或有权使用的作品，欢迎转载，注明出处。非本网作品均来自互联网，转载目的在于传递更多信息，并不代表本网赞同其观点和对其真实性负责。
