基于NAND Flash控制结构复用的嵌入式存储系统研究

　　引言

　　ＮＡＮＤＦｌａｓｈ具有快速访问、低功耗、抗震性、尺寸小、重量轻等特性，并且稳定性良好，即使在系统电源关闭的情况下仍可保存数据。随着技术的发展，其价格降低且容量增大，这些使得ＮＡＮＤＦｌａｓｈ逐渐成为嵌入式系统的一个独立部件，系统存储的工业标准。

　　对Ｆｌａｓｈ存储器的测试与编写，目前流行的工业方法是采用遵守ＩＥＥＥ－１１４９．１标准，又称ＪＴＡＧ（ｊｏｉｎｔ　ｔｅｓｔ　ａｃｔｉｏｎ　ｇｒｏｕｐ）规范的边界扫描技术，运用专门的商业测试板和配套软件来完成。不论是板级还是生产线级，都有厂家提供配套的软硬件解决方案。

　　基于ＪＴＡＧ规范的Ｆｌａｓｈ控制电路，使用支持边界扫描的微处理器，配套专门的控制硬件和软件，逐渐形成一套Ｆｌａｓｈ存储器ＰＣＢ级的控制体系规范。然而，不论是支持边界扫描的微处理器，还是配套的硬件和软件，价格都是较昂贵的。不仅如此，使用这种方案将增加用户ＰＣＢ的设计难度和产品成本，使用户产品结构变得复杂，硬件设计失去独立性，产品升级存在依赖性。

　　针对运用边界扫描技术进行Ｆｌａｓｈ控制的上述弊端，本文提出一种控制结构复用的存储系统，包括存储卡和写卡器两部分。文中首先给出本存储系统的总体框架，而后阐述存储卡与写卡器的硬件结构，接着着重讲述存储系统软件架构与ＮＡＮＤＦｌａｓｈ典型操作实现，用写卡器对三星公司各种存储容量的ＮＡＮＤＦｌａｓｈ进行读、写、擦测试，结果表明本存储系统能高效完成对ＮＡＮＤＦｌａｓｈ的各种操作。在所有测试成功后，将本存储系统的控制结构复用到嵌入式车载导航设备中，并成功移植控制软件。通过与边界扫描技术对比软硬件结构和测试结果可以看出，本存储系统具有结构简单、操作时间短、性价比高３大优点。

　　存储系统总体框架

　　本存储系统分为存储卡和写卡器两部分，其总体框架如图１所示。

　　图１　存储系统框架

　　图１中填充左斜线的箭头序列给出了编写ＮＡＮＤＦｌａｓｈ的数据流向。ＰＣ通过标准打印口（ｌｉｎｅ　ｐｒｉｎｔｅｒ，ＬＰＴ）控制ＮＡＮＤＦｌａｓｈ，中间用５０针卡座与５０孔卡口配合，连接写卡器与存储卡。由于打印口的控制口线有限，不能对ＮＡＮＤＦｌａｓｈ进行全面控制，因而在打印口和ＮＡＮＤＦｌａｓｈ之间添加５７３锁存器，复用数据口线来扩充控制口线。

　　此外，由于嵌入式系统各元器件对工作电压都有较高的要求，必须在额定电压范围内工作，因此在写卡器和存储卡上都添加了稳压器，在写卡器上还添加了电压调节器。写卡器外部供电为１２Ｖ直流电源。

　　从存储系统框架可以看出，整个系统并未使用控制芯片与类似边界扫描技术的高成本复杂控制电路，结构简单性价比高。后续实验结果表明，与边界扫描技术相比，本系统的ＮＡＮＤＦｌａｓｈ操作时间有所缩短。

　　存储卡

　　通常，一个ＮＡＮＤＦｌａｓｈ存储器的价格较一个ＮＯＲＦｌａｓｈ存储器便宜４０％左右。与ＮＯＲ　Ｆｌａｓｈ存储器相比，ＮＡＮＤＦｌａｓｈ存储器的写访问时间快２０倍。尽管ＮＯＲＦｌａｓｈ具有快速随机访问速度，而ＮＡＮＤＦｌａｓｈ具有一个长的随机读反映时间，但其具有功耗低、存储容量大、快速擦／写的优点［８］。基于ＮＡＮＤＦｌａｓｈ的上述优点，存储卡选择使用ＮＡＮＤＦｌａｓｈ作为数据存储载体。

　　存储卡主要包括５０孔卡口、ＮＡＮＤＦｌａｓｈ、直流电源稳压器３个部分，其他还有一些电阻和电容，起辅助和增加电路稳定性作用。５０孔卡口与写卡器的５０针卡座配合，连接存储卡和写卡器。

　　写卡器

　　写卡器主要由标准打印口、直流电压调节器、直流电源稳压器、５７３锁存器和一些电阻电容组成，采用外接＋１２Ｖ直流电源供电，５０针卡座采用机械式上下卡，使得存储卡与卡座的接触与分离相当方便。

　　打印口

　　标准打印口分为３个端口，基地址为数据端口，基地址＋１为状态端口，基地址＋２为控制端口。控制ＰＣ的ＣＭＯＳ设置打印口模式为ＥＣＰ＋ＥＰＰ，打印口首地址即为０ｘ３７８。以下阐述写卡器中如何使用打印口的３个端口。

　　（１）数据端口（０ｘ３７８）

　　数据端口中有８根数据线，与ＮＡＮＤＦｌａｓｈ相连传输一个字节的数据。其中，Ｄ０和Ｄ１被复用，通过５７３锁存器连接ＮＡＮＤＦｌａｓｈ的ＣＬＥ和ＡＬＥ两个控制引脚。

　　（２）状态端口（０ｘ３７９）

　　状态端口仅使用了第６个状态位作为ＮＡＮＤＦｌａｓｈ的Ｒ／？Ｂ应答信号，其余３、４、５、７这４位打印机的标准应答未使用，保留供以后功能扩展使用。

　　（３）控制端口（０ｘ３７Ａ）

　　控制端口使用了５个控制位，具体意义如图２所示。

　　图２　控制端口对ＮＡＮＤＦｌａｓｈ的控制

　　Ｄ０、Ｄ１、Ｄ２位对ＮＡＮＤＦｌａｓｈ进行控制，Ｄ３位对锁存器进行控制，Ｄ５位控制打印口数据端口的输入／输出方向。Ｄ５位置０时，ＰＣ通过打印口数据端口输出数据到ＮＡＮＤＦｌａｓｈ；置１时，通过打印口数据端口接收ＮＡＮＤ２Ｆｌａｓｈ数据。在打印口连接器处，Ｄ０、Ｄ１、Ｄ３位反相输出，而Ｄ２位是正相输出，即Ｄ０、Ｄ１、Ｄ３位输出１，ＮＡＮＤ２Ｆｌａｓｈ获得０；Ｄ２位输出１，ＮＡＮＤＦｌａｓｈ获得１。

　　打印口与存储卡连接

　　打印口通过５０针卡座与存储卡的５０孔卡口相连，从而连接存储卡上的ＮＡＮＤＦｌａｓｈ，具体的口线连接如图３所示。

　　图３　写卡器与ＮＡＮＤＦｌａｓｈ连接

　　在图３中，并未画出卡座与卡口的具体连接线，因为它们只是起连接中转作用。

　　由图３可知，打印口的引脚１控制ＮＡＮＤＦｌａｓｈ芯片有效，引脚２～９控制ＮＡＮＤＦｌａｓｈ的８个ＩＯ口，其中引脚２和３通过５７３锁存器复用控制ＮＡＮＤＦｌａｓｈ的ＣＬＥ（命令允许）和ＡＬＥ（地址允许），引脚１０接收ＮＡＮＤＦｌａｓｈ的（状态信号），引脚１４控制ＮＡＮＤＦｌａｓｈ的（写有效），引脚１６控制ＮＡＮＤＦｌａｓｈ的（读有效），引脚１７控制锁存器的（允许锁存）。其他的打印口引脚未使用，一些接高电阻，一些接地，在图中未画出。

　　ＮＡＮＤＦｌａｓｈ需要＋３．３Ｖ直流电供电，写卡器通过直流电源变压器调整电压后为ＮＡＮＤＦｌａｓｈ供电。

　　存储系统软件

　　存储系统软件采用标准Ｃ编写，编译器为Ｂｏｒｌａｎｄ公司的ＢＣ３．０。由于采用标准Ｃ编写程序，使得软件具有良好的兼容性和可移植性。目前，本系统软件支持三星公司的各种存储容量的ＮＡＮＤＦｌａｓｈ，如３２ＭＢ（兆字节）、６４ＭＢ、１２８ＭＢ、２５６ＭＢ。

　　存储系统软件框架

　　存储系统由上至下分控制层、应用层、基础层３个层次，软件框架如图４所示。基础层封装了对ＮＡＮＤＦｌａｓｈ操作的底层实现，构成一个底层平台，为应用层提供调用接口。应用层完成各种ＮＡＮＤＦｌａｓｈ应用操作，为控制层提供调用接口。控制层执行全局调用。

　　控制层由主控模块组成，根据命令行参数调用应用层各模块。

　　应用层包括：

　　（１）初始化模块：读取ＮＡＮＤＦｌａｓｈ的设备信息，获得其存储容量和分页分块参数。

　　（２）读数据模块：首先调用基础层的ＮＡＮＤＦｌａｓｈ块偏移模块获得相对地址，而后调用读一页模块读取所需数据。

　　（３）写数据模块：首先同于读数据模块获得相对地址，而后调用基础层的写一页模块将数据写入指定地址。

　　（４）擦除模块：首先同于读模块获得相对地址，而后反复调用基础层的擦一页模块将整个ＮＡＮＤＦｌａｓｈ擦除。

　　（５）帮助模块：提示使用者本软件系统的功能和相关命令行参数设置。

　　（６）ＮＡＮＤＦｌａｓｈ复位模块：使ＮＡＮＤＦｌａｓｈ复位，恢复到未发生任何操作前的状态。

　　（７）ＮＡＮＤＦｌａｓｈ检查模块：显示ＮＡＮＤＦｌａｓｈ的设备号、坏块个数、存储容量等相关信息。

　　基础层包括：

　　（１）ＮＡＮＤＦｌａｓｈ块偏移模块：根据ＮＡＮＤＦｌａｓｈ坏块记录模块记录的坏块信息，进行地址转换，将ＮＡＮＤ２Ｆｌａｓｈ中所有正常块的物理地址转换为相对地址。

　　（２）计时模块：记录读数据、写数据、擦除３种应用层操作所花费的时间，与此３种操作同时运行。

　　（３）读一页模块：根据ＮＡＮＤＦｌａｓｈ读操作的时序图，向ＮＡＮＤＦｌａｓｈ送入正确的命令字和地址，读取一页数据并存放到接收缓冲区中。

　　图４　存储系统软件框架

　　（４）写一页模块：根据ＮＡＮＤＦｌａｓｈ写操作的时序图，向ＮＡＮＤＦｌａｓｈ送入正确的命令字和地址，在ＮＡＮＤ２Ｆｌａｓｈ的指定地址写入一页数据。

　　（５）擦一页模块：根据ＮＡＮＤＦｌａｓｈ擦操作的时序图，向ＮＡＮＤＦｌａｓｈ送入正确的命令字和地址，擦除ＮＡＮＤ２Ｆｌａｓｈ指定地址的一页数据。

　　（６）ＮＡＮＤＦｌａｓｈ坏块记录模块：在进行应用层擦除操作的同时，将发现的坏块全部记录下来，存放在ＮＡＮＤＦｌａｓｈ的个块的页中。当ＮＡＮＤＦｌａｓｈ的个块是坏块，或其坏块个数超过１０时，此ＮＡＮＤ２Ｆｌａｓｈ将不再被使用。

　　（７）写命令模块：向ＮＡＮＤＦｌａｓｈ送入命令字，控制ＮＡＮＤＦｌａｓｈ下一步将进行何种操作。

　　（８）写地址模块：向ＮＡＮＤＦｌａｓｈ送入地址，控制ＮＡＮＤＦｌａｓｈ下一步将在什么地址进行操作。

　　（９）读ＮＡＮＤＦｌａｓｈ状态模块：在对ＮＡＮＤＦｌａｓｈ进行任何操作前，都必须读取ＮＡＮＤＦｌａｓｈ当前的状态，判断其处于ＲＥＡＤＹ状态还是ＢＵＳＹ状态。

　　典型操作实现

　　ＮＡＮＤＦｌａｓｈ操作中，为典型的是读操作。ＮＡＮＤＦｌａｓｈ以存储容量１２８ＭＢ为界，界两端因分页分块参数不同而导致操作时序不同。以下以６４ＭＢ和１２８ＭＢ的ＮＡＮＤＦｌａｓｈ为例，分析它们读操作时序的不同，并给出关键的实现过程。

　　图５　６４ＭＢ和１２８ＭＢＮＡＮＤＦｌａｓｈ读操作时序对比

　　图５给出了６４ＭＢ和１２８ＭＢ两种典型存储容量的ＮＡＮＤＦｌａｓｈ的读操作时序对比，两者之间主要的不同集中在Ｉ／ＯＸ上。要进行数据的读取，首先必须向ＮＡＮＤＦｌａｓｈ发送数据存放的地址。ＡＮＤＦｌａｓｈ的地址分为列地址和行地址，列地址用于页内寻址，而行地址用于页寻址。１２８Ｍ字节ＮＡＮＤＦｌａｓｈ的页容量为２０４８字节，而６４ＭＢＮＡＮＤＦｌａｓｈ的页容量为５１２字节，这使得它们的列地址线数目有所不同，前者为１１根，后者为９根。１２８ＭＢ以下的ＮＡＮＤＦｌａｓｈ将页容量固定为５１２字节，随着存储容量的增大，行地址线也随之增加；而１２８ＭＢ及以上的ＮＡＮＤＦｌａｓｈ页容量是可以改变的，容量为６４ＫＢ，同时页寻址空间也可以扩大，这增加了扩大寻址空间的灵活性和数据访问效率。Ｉ／ＯＸ上另一个重要不同点是１２８ＭＢ及以上存储容量的ＮＡＮＤＦｌａｓｈ，在向其发送列地址和行地址后，还要发送一个命令字０ｘ３０，然后读取ＮＡＮＤＦｌａｓｈ中指定地址的数据，而６４ＭＢ的ＮＡＮＤＦｌａｓｈ发送地址后直接读取数据。

　　以下给出从两种典型ＮＡＮＤＦｌａｓｈ中读取一页数据的代码描述：

　　／＊向ＮＡＮＤ　Ｆｌａｓｈ发送读开始命令字＊／

　　Ｆｌａｓｈ　Ｗｒｉｔｅ　ＣＭＤ（ＣＭＤ＿ＲＥＡＤ＿１＿０）；

　　／＊按存储容量区分ＮＡＮＤＦｌａｓｈ＊／

　　ｓｗｉｔｃｈ（ＦｌａｓｈＬｅｖｅｌ）｛

　　／＊存储容量６４ＭＢ的ＮＡＮＤ　Ｆｌａｓｈ＊／

　　Ｃａｓｅ　ＦＬＡＳＨ＿ＴＹＰＥ＿６４ＭＢ：

　　／＊向６４ＭＢ的ＮＡＮＤＦｌａｓｈ发送列地址和行地址＊／

　　Ｆｌａｓｈ　ＷｒｉｔｅＡＤＲ（０ｘ００）；

　　Ｆｌａｓｈ　ＷｒｉｔｅＡＤＲ（（ＰａｇｅＡｄｄｒ）＆０ｘＦＦ）；

　　Ｆｌａｓｈ　ＷｒｉｔｅＡＤＲ（（ＰａｇｅＡｄｄｒ＞＞８）＆０ｘＦＦ）；

　　／＊等待ＮＡＮＤＦｌａｓｈ就绪，置打印口的数据端口为输入状态＊／

　　Ｆｌａｓｈ　Ｗｒｉｔｅ　ＡＤＢ（（Ｐａｇｅ　Ａｄｄｒ＞＞１６）＆０ｘＦＦ）；

　　ｂｒｅａｋ；

　　／＊存储容量１２８ＭＢ的ＮＡＮＤ　Ｆｌａｓｈ＊／

　　Ｃａｓｅ　ＦＬＡＳＨ＿ＴＹＰＥ＿１２８ＭＢ：

　　／＊向１２８ＭＢ的ＮＡＮＤ　Ｆｌａｓｈ发送列地址和行地址＊／

　　Ｆｌａｓｈ　Ｗｒｉｔｅ　ＡＤＲ（０ｘ００）；

　　Ｆｌａｓｈ　Ｗｒｉｔｅ　ＡＤＲ（０ｘ００）；

　　Ｆｌａｓｈ　Ｗｒｉｔｅ　ＡＤＲ（（Ｐａｇｅ　Ａｄｄｒ）＆０ｘＦＦ）；

　　Ｆｌａｓｈ　Ｗｒｉｔｅ　ＡＤＲ（（Ｐａｇｅ　Ａｄｄｒ＞＞８）＆０ｘＦＦ）；

　　／＊等待ＮＡＮＤＦｌａｓｈ就绪，置打印口的数据端口为输入

　　状态＊／

　　ＦｌａｓｈＷｒｉｔｅＣＭＢ（ＣＭＤ＿ＲＥＡＤ＿３）；

　　ｂｒｅａｋ；

　　｝

　　／＊读取一页数据存放到接收缓冲区中＊／

　　ｆｏｒ（ｉ＝０；ｉｐＴａｒｇｅｔ［ｉ］＝ＦｌａｓｈＲｅａｄＤＡＴ（）；

　　｝

　　／＊使ＮＡＮＤＦｌａｓｈ无效＊／

　　ＦＬＡＳＨ＿ＣＥ＿ＨＩＧＨ；

　　读数据流程完全遵从时序图，首先送第１个读命令字和行列地址，１２８ＭＢ的ＮＡＮＤＦｌａｓｈ要送第２个读命令字，然后通过将打印口控制端口的第５位置１使数据端口处于输入状态，以接收ＮＡＮＤＦｌａｓｈ中指定地址的一页数据，并将数据写入接收缓冲区，使ＮＡＮＤＦｌａｓｈ无效，读取一页数据操作完成。

　　对时序图中ＮＡＮＤＦｌａｓｈ各控制命令的控制，由打印口的控制端口完成，通过控制端口各位的电平输出实现对ＮＡＮＤＦｌａｓｈ的控制。

　　实验

　　在设计实现了存储系统软硬件的基础上，针对三星公司不同存储容量的ＮＡＮＤＦｌａｓｈ进行了一系列的实验，实验环境为赛阳１．８Ｇ，１２８ＭＢ内存，ＣＭＯＳ并口设置为基地址０ｘ３７８，模式ＥＣＰ＋ＥＰＰ，操作系统为Ｗｉｎｄｏｗｓ９８。

　　表１　擦／读／写ＮＡＮＤＦｌａｓｈ实验数据

　　表１给出了擦／读／写ＮＡＮＤＦｌａｓｈ的实验数据。对６４ＭＢ、１２８ＭＢ、２５６ＭＢ３种存储容量的ＮＡＮＤＦｌａｓｈ进行了５次擦除实验，针对６种尺寸的实验文件进行了读取和写入实验，根据这些实验数据绘出了图６的实验曲线。

　　图６（ａ）给出了擦除６４ＭＢ、１２８ＭＢ、２５６ＭＢ的ＮＡＮＤＦｌａｓｈ的５条实验曲线。由图可知，５条曲线非常接近，且擦除时间随ＮＡＮＤＦｌａｓｈ存储容量的变化基本呈线性变化。

　　图６　擦／读／写ＮＡＮＤＦｌａｓｈ

　　图６（ｂ）给出了从６４ＭＢ、１２８ＭＢ、２５６ＭＢ的ＮＡＮＤ２Ｆｌａｓｈ中读取不同尺寸数据所花费时间的实验曲线。由图可知，不管是何种存储容量的ＮＡＮＤＦｌａｓｈ，其读取时间随读取数据尺寸变化基本呈线性变化。

　　图６（ｃ）给出了向６４ＭＢ、１２８ＭＢ、２５６ＭＢ的ＮＡＮＤ２Ｆｌａｓｈ中写入不同尺寸文件所花费时间的实验曲线。由图可知，不管是何种存储容量的ＮＡＮＤＦｌａｓｈ，其写入时间随写入文件尺寸变化基本呈线性变化。

　　对比图６的（ｂ）和（ｃ），不难发现对于相同存储容量的ＮＡＮＤＦｌａｓｈ，写入时间比读取时间稍长一些，这与读和写的控制时序有关。

　　从图６的（ｂ）和（ｃ）中还能发现对６４ＭＢ的ＮＡＮＤ２Ｆｌａｓｈ读取和写入相同尺寸数据所花费的时间较１２８ＭＢ和２５６ＭＢ稍长，说明增大页容量后ＮＡＮＤＦｌａｓｈ的存取速度得到了提高。

　　表２　测试１ＭＢＦｌａｓｈｓ

　　表２为文中通过边界扫描技术对Ｆｌａｓｈ编写的测试结果，其中采用ＦＦＣ方法获得的Ｆｌａｓｈ编写时间是短的，编写１ＭＢ为７．５ｓ。图６的实验曲线表明Ｆｌａｓｈ编写时间随其存储容量基本呈线形变化，由此推算采用ＦＦＣ方法编写容量为６４ＭＢ、１２８ＭＢ、２５６ＭＢ的时间分别为４８０ｓ、９６０ｓ、１９２０ｓ，与表１的实验数据比较，编写时间明显加长了。尽管ＮＡＮＤＦｌａｓｈ复用数据线和地址线，缩短了边界扫描链的长度，使得对ＮＡＮＤＦｌａｓｈ的编写时间有所缩短，但边界扫描技术对ＮＡＮＤＦｌａｓｈ的控制信号始终是通过ＴＡＰ（ｔｅｓｔａｃｃｅｓｓｐｏｒｔ）板驱动微处理器产生的，信号周期总是长于直接控制信号周期。

　　由表１和表２的实验数据和实验结果分析可知，与边界扫描技术相比，本存储系统对ＮＡＮＤＦｌａｓｈ的操作时间有明显缩短。

　　表１的实验数据表明，本存储系统能很好地完成对ＮＡＮＤＦｌａｓｈ的各种操作。由于本系统结构简单，未使用任何微处理器，因而性价比较高。

　　在成功进行ＮＡＮＤＦｌａｓｈ擦／读／写实验后，本存储系统对ＮＡＮＤＦｌａｓｈ的控制结构复用到了嵌入式车载导航设备中。由于软件采用标准Ｃ编写，控制结构复用，使得软件移植非常方便，仅需改动对ＧＰＩＯ（ｇｅｎｅｒａｌ　ｐｕｒｐｏｓｅ　ｉｎｐｕｔ　ｏｕｔｐｕｔ）控制部分的程序。将本存储系统的软硬件复用到嵌入式车载导航设备的成功，表明本系统对ＮＡＮＤＦｌａｓｈ的控制结构具备良好的复用性和较高的实用性。

　　结论

　　本文提出一种控制结构复用的ＮＡＮＤＦｌａｓｈ存储系统，完成了对ＮＡＮＤＦｌａｓｈ的各种操作。与边界扫描技术相比，本存储系统结构简单、操作时间短、性价比高。本存储系统的成功实现，为其他嵌入式产品存储系统的设计开发提供了一种切实可行的思路。一类采用ＮＡＮＤＦｌａｓｈ作为数据存储介质的嵌入式产品均可复用本存储系统对ＮＡＮＤＦｌａｓｈ的控制结构，实现对ＮＡＮＤＦｌａｓｈ的控制．下一步的工作在于优化存储系统的硬件和软件，加快ＮＡＮＤＦｌａｓｈ操作的速度。

　　欢迎转载,信息来自维库电子市场网（www.dzsc.com）