在低成本测试夹具上实现对表面贴装射频元器件的去嵌入

　　射频工程师通常使用矢量网络分析仪（VNA）测量射频元器件的S参数，以便对其特性进行表征并进行后续设计。他们在测量过程中遇到的一个问题是，这些元器件往往是表贴封装的，不能直接与VNA连接。工程师通常会制作简单的PCB测试夹具来对被测件（DUT）进行表面贴装，建立被测件与VNA的连接。但是，这样的测试夹具本身会给S参数测量带来寄生效应，必须通过一个称为去嵌入的过程来去除这种效应。

　　本文描述了一个实用的去嵌入过程，它不需建立连接DUT输入和输出馈线的等效电路模型，也不要求输入馈线和输出馈线对称。只需要有一个能够完成S参数和S-Y-Z矩阵转换的简易线性仿真器即可。本例使用了Agilent EEsof EDA开发的Genesys虚拟网络分析仪软件，并给出了使用该软件过程的截屏。

　　去嵌入的步骤

　　去嵌入可以分为以下五个步骤

　　①制作三个PCB夹具，分别为开路、短路和连接DUT三种配置。

　　②使用网络分析仪测量开路、短路和连接DUT三种配置的S参数。

　　③通过减去使用短路夹具测试得到的Z参数，从而在嵌入DUT和开路夹具中去除串联寄生效应。

　　④通过减去上一步操作得到的开路夹具的Y参数，从而去除嵌入DUT的并联寄生效应。

　　⑤把第四步的Y因数转换为S参数，获得实际的DUT特征值。

　　Genesys虚拟网络分析仪软件可以非常方便地自动执行上述步骤。下面将详细描述这些步骤。此处使用较粗的低阻抗传输线作为DUT，以描述去嵌入前后的结果。

　　步：制作三个PCB夹具，分别为开路、短路和连接DUT的配置

　　制作三个PCB夹具，开始进行去嵌入。图2为连接DUT的PCB。

　　开路夹具是未安装DUT且只有传输线与输入端和输出端相连的PCB。此夹具具有串联和并联的寄生效应。

　　短路夹具是在开路夹具的基础上，通过钻出一排接地过孔，将连接DUT输入和输出参考面的传输线两端短路而制成的。接地过孔造成的短路将会去除并联寄生效应，只剩下串联寄生效应。

　　第二步：测量开路、短路和连接DUT的夹具的S参数

　　使用经过适当校准后的VNA测量3个夹具的S参数，并将结果保存为“Open_Data”、“Short_Data”和“DUT_data”。通过在史密斯圆图上显示它们的S参数，来验证短路和开路测量的质量。

　　S参数位于史密斯圆图右侧的开路区域。此图显示了开路夹具中的并联电容寄生效应。

图7显示了去嵌入之前的DUT（在本例中为一段粗传输线）响应。

　　第三步：减去短路夹具的Z参数，以去除DUT和开路夹具的串联寄生效应

　　通过减去Z参数，我们可以从连接DUT的夹具和开路夹具中去除短路夹具的串联寄生效应。

　　首先在Genesys软件的公式编辑器中，使用第7、12和18行命令将测得的“Open（开路）”、“Short（短路）”和“DUT（连接DUT）”的S参数转换成Z参数。也可以通过别的方式进行相同的矩阵转换运算，但是这种方法要方便得多。

　　我们现在可以执行减法运算，去除“DUT”和“Open”测量中的串联寄生效应。
第四步：减去第3步中的开路夹具的Y参数，从而去除DUT的并联寄生效应

　　现在可以通过减去Y参数来去除并联寄生效应。如图8所示，使用第24和27行命令分别将第3步中的“DUT”和“OPEN”的Z参数转换成Y参数；使用第23行命令从DUT中减去“OPEN”的Y参数所代表的并联寄生效应。

　　第五步：把第4步中的Y参数转换为S参数，从而获得实际的DUT特征

　　去嵌入的一步是使用图8所示的第36行命令，将终获得的DUT的Y参数转换回S参数。

　　为了验证这些去嵌入步骤是否正确无误，我们在史密斯圆图上对仿真的DUT参数与通过上述步骤获得的去嵌入S参数进行了比较。

　　比较结果表明，去嵌入结果是正确的。请注意，得出的史密斯圆图与仅对DUT（粗传输线）进行仿真的结果完全匹配。

　　总结

　　本文描述和验证的去嵌入技术是一种非常实用的方法。采用它，工程师可以把元器件焊到PCB上，并使用VNA和简易的自制测试夹具获得的测量结果。为了保证良好的，基片上连接DUT的馈线越短越好，小于波长的1/20。

　　欲知详情，请登录维库电子市场网（www.dzsc.com）