数字集成电路使用注意事项

时间：2008-04-24

　　数字集成电路在电子产品中使用得十分广泛，但因其功能及结构的特殊性，如果使用不当，极易损坏。下面介绍一下CMOS电路和TTL电路在使用中应注意的事项。CMOS集成电路使用注意事项

　　(1)CMOS电路的栅极与基极之间有一层绝缘的二氧化硅薄层，厚度仅为0.1~0.2μm。由于CMOS电路的输入阻抗很高，而输人电容又很小，当不太强的静电加在栅极上时，其电场强度将超过1O5V/cm]。这样强的电场极易造成栅极击穿，导致性损坏。因此防止静电对保护CMOS集成电路是很重要的，要求在使用时注意以下儿点:

　　①人体能感应出几十伏的交流电压，人衣服的摩擦也会产生上千伏的静电，故尽量不要用手接触CMOS电路的引脚。

　　②焊接时宜使用20W内热式电烙铁，电烙铁外壳应接地。为安全起见，也可先拔下电烙铁插头，利用电烙铁余热进行焊接。焊接的时间不要超过5秒。

　　③长期不便用的CMOS集成电路，应用锡纸将全部引脚短路后包装存放，待使用时再拆除包装。

　　④更换集成电路时应先切断电源。

　　⑤所有不使用的输大端不能悬空，应按工作性能的要求接电源或接地。

　　⑥使用的仪器及工具应良好地接地。

　　(2)电源极性不得接反，否则将会导致CMOS集成电路损坏。使用IC插座时，集成电路引脚的顺序不得插反。

　　(3)CMOS集成电路输出端不允许短路，包括不允许对电源和对地短接。

　　(4)在CMOS集成电路尚末接通电源时，不允许将输入信号加到电路的输入端，必须在加电源的情况下再接通外信号电源，断开时应先关断外信号电源。

　　(5)接线时，外围元件应尽量靠近所连引脚，引线应尽量短捷。避免使用平行的长引线，以防引人较大的分布电容形成振荡。若输入端有长引线和大电容，应在靠近CMOS集成电路输大端接人一个1OkΩ限流电阻。

　　(6)CMOS集成电路中的VDD表示漏极电源电压极性，一般接电源的正极。Vss表示源极电源电压，一般接电源的负极。

　　2.使用TTL电路时应注意的事项

　　①TTL集成电路不像CMOS集成电路那样有较宽的电源电压范围，它的电压范围很窄，一般为4.5~5.5V。典型值Vcc=5V，使用时Vcc不得超出范围。

　　②输入信号不得高于Vcc，也不得低于地(GND)电位。

上一篇：集成电路引脚的识别

下一篇：集成电路的检测