FPGA和可编程信号处理器

　　通用的可编程数字信号处理器（programmable digital signal processor，PDSP）在近20年里已经取得了巨大的成功。这些PDSP都是基于一种精简指令集计算机（reduced instruction setcomputer，RISC）范例的架构，由至少一个快速阵列乘法器（例如：16×16位到24×24位定点数、或者是32位浮点数）和一个扩展字宽的累加器构成。PDSP的优势源于大多数信号处理算法的乘-累加运算（multiply and accumulate，MAC）都是非常密集的。通过多级流水线架构，PDSP可以获得仅受阵列乘法器的速度限制的MAC速度。由此可以认为FPGA也能够用来实现MAC单元，但是，如果PDSP能够满足所需要的MAC速度，那么PDSP在成本问题上通常更具有优势。另一方面，现在我们还发现了许多高带宽的信号处理应用领域，例如：无线电、多媒体或卫星通信，FPGA技术可以通过一个芯片上的多级MAC单元来提供更多的带宽。此外，在几种后续要讨论的诸如CORDIC、NTT和差错校正算法等算法中，还可以进一步证明FPL技术要比PDSP更有效率。据称，在未来，PDSP将会主宰需要复杂算法的应用领域（例如：多重if－then－else结构），而FPGA将会统治更多前端（传感器）的应用，例如FIR滤波、CORDIC算法或FFT。

　　欢迎转载，信息来自维库电子市场网（www.dzsc.com）