FPL的基准

　　为FPL元器件提供客观的标准可不是一项简单任务。通常要根据设计者的经验和技巧以及设计工具的特点来预测其性能。为了确定一个有效基准，Xilinx、Altera 和Actel共同建立了可编程电子产品性能协议（Programmable Electromc Performance Cooperative，PREP），到目前为止已经有10多个成员。PREP己经为FPL开发了9种不同的基准，我们在表1中总结出了这些标准。强调基准的中心思想就是每个厂商利用自己的元器件和软件工具在规定的元器件中尽可能多次实现简单的模块，同时尽可能地提高速度。一个元器件中相同逻辑模块的实例数量称为重复率（repetition），这是所有基准的基础。对照DSP而言，表1中的基准5和6是相关联的。在图1中按照相对于频率的形式给出了Actel（Ak）、Altera（Ok）和Xilinx（Xk）的典型元器件的重复率。由此可以得出结论：现代的FPGA系列提供了的DSP复杂度和速度。这要归结于现代的元器件提供了允许快速进位逻辑延迟（每比特小于0.5纳秒）的能力，它不需要昂贵的“超前进位”译码器就可以提供多位宽的快速加法电路。尽管PREP基准对于比较等效门数量和提高速度是有益的，但对于具体的应用而言，其他的属性也是非常重要的。这些属性包括：

　　·阵列乘法器（如18×18位的）

　　·嵌入式硬件微处理器（如32位RISC PowerPC）

　　·芯片内的RAM或

　　·支持ZBT、DDR、QDR、SDRAM的其他内存

　　·管脚到管脚之间的延迟

　　·内部三态总线

　　·读回或边界扫描译码器

　　·可编程电压变化速度或者I／O的电压

　　·功耗

　　·超高速串行接口

　　相对于其他属性而言，其中一些属性与DSP应用更为相关（这要取决于具体的应用）。在表2中总结了这些关键属性的实用性。第1列是制造商，第2列是元器件系列的名称。第3ˉ8列给出了（对于大多数DSP应用而言）相关属性：（3）支持加法器或减法器的快速进位逻辑；（4）18×18位宽的嵌入式阵列乘法器；（5）由LO实现的芯片内的RAM；（6）大于1KB规模的芯片内大型存储区；（7）嵌入式微处理器：Xinlinx上IBM的PowerPC或Altera元器件上的ARM处理器以及（8）元器件的预定价格以及是否有货。停产用d标出。低价的元器件标有一个＄，中间价格范围的元器件标为＄＄，而高价范围的元器件标为＄＄＄。

　　表1 FPL的PREP基准

　　表2 Altera和Xilinx FPGA系列DSP的特性

　　图1 FPL的基准

　　图2总结了一些典型FPL元器件的功耗。从中可以看到，CPLD（Altera）通常具有较高的“备用”功耗，在更高频率的应用场合下，预期FPGA（Xilinx和Actel）的功耗会更高一些。在1.4.2节可以找到更为详细的功率分析示例。

　　图2 FPL的功耗

　　欢迎转载，信息来自维库电子市场网（www.dzsc.com）