SRAM存储器主板的基本设计

　　1.  地址缓冲器

　　在提供给存储器的SA0～SA15地址中加人缓冲器。缓冲器利用74LS244也可以，但因为741LS245布线简单，所以通过74LS245可单向使用。
 
　　2.  数据缓冲器
 
　　因为数据需要双向进行，所以要利用74LS245进行接收。将栅极一直打开，通过对存储器的读信号来进行方向控制。本次我们采用将PLD上存储器的读信号设置为只在CS1有效时才输出的方法。
 
　　3.  PLD（MEMDEC）
 
　　LD应用于生成对存储器的片选、DE以及WE信号中。片选信号是在刷新周期以外、当地址高位（SA16～SA19）为Dh（将D0000h～DFFFFh设置在SRAM主板空间）、且BALE为低电平时被选择的。
 
　　将存储器的读／写信号设置为当片选和SMEMR／SMEMW有效时输出。
 
　　4.  各份电源的切换
 
　　电池各份的重点在于电源切换和片选信号的控制。本次为了简单起见，只单纯获取Vcc和电池（为CN2提供3.6V的电池）的二极管OR，但需要注意二极管正向电压降。如果电源电压比所提供的电压低很多，则可能发生超出操作电压或者输入引脚的电压高于电源电压的情况。
 
　　5.  片选控制
 
　　为了电池备份，必须使存储器的片选信号无效。本次我们虽然只利用CE1进行控制，但为了保持较低的损耗电流，必须使CE1可保持与电源电压相近的值（CY62l28为VCC-0.2V以上）。为了进行片选控制，将利用作为电源监视IC的ADM708（模拟器件）和74HC系列的CMOS门组成电路。
 
　　ADM708本来是CPU用于生成复位信号的器件，这种用于电源监视的IC具有几个种类，还包括用于SRAM的电池各份的电源切换电路及内置片选控制功能的IC。利用这种IC的电路虽然非常简单，但器件的价格有些高，这是其缺点所在。
 
　　我们本次利用的ADM708引脚配置以及内部框图如图1所示。电源的切换关键在于电源电压下降到何种程度才能使之成为忽略主机信号的各份状态，由个别零部件进行这样的控制是相当麻烦的。

图1 ADM708的引脚配置与框图

　　从框图上可以明白，ADM708内部具各4.40V和1.25V的生成电路，4.40V的生成电路与Vcc相比较，增加了一个复位生成电路。当电源电压低于4.40V时，RESET／RESET信号有效（RESET为高电平，RESET为低电平）。

　　电路的操作如图2所示。因为Vcc自身将逐渐降低，而RESET方面的输出电压也将随之一块降低，为此我们这次将利用RESET的输出。当电源电压超出ADM708的操作范围时，为了确保低电平而增加下拉电阻，由74HC14的施密特触发器的栅极接受。74HC14以及下一阶段的74HC32的电源引脚与SRAM的电源引脚公用。

　　图2 备份电路的操作

　　因此，如果ADM708的RESET为低电平，则74HC32的输出引脚被强制为高电平，又因为SRAM的CE1无效，因而变为待机状态。

　　欢迎转载，信息来源维库电子市场网（www.dzsc.com）