4晶体管单元

　　4晶体管的SRAM存储器单元的电路构成如图4所示，这是利用2个晶体管的保持电路以及用于存取的晶体管进行设计的。因为晶体管附加了电阻负载，因而有时也称为高电阻负载式晶体管。

　　图 4晶体管SRAM存储器单元

　　将Q1和Q2的反相器与各个相对应的门进行交叉连线，就构成了触发器，这是实际的数据存储电路。Q3和Q4是用于读出数据的晶体管开关，如果在字线上被选择，则将通过在数据线上出现触发器状态的形式进行数据读操作。

　　欢迎转载，信息来源维库电子市场网（www.dzsc.com）