EDA中的交通控制器的系统设计方案

　　交通控制器拟由单片的CPLD／FPGA来实现，经分析设计要求，拟定整个系统由9个单元电路组成，如图所示。

　　如图 交通控制器的内部逻辑结构原理图

　　图中9个单元电路分别为交通灯控制器JTDKZ：根据主、支干道传感器信号SM、SB以及来自时基发生电路的时钟信号CLK，发出主、支干道指示灯的控制信号，同时向各定时单元、显示控制单元发出使能控制信号EN45、EN25、EN05M、EN05B；45 s、5 s、25 s定时单元CNT45S、CNT05S、CNT25S：根据SM、SB、CLK及JTDKZ发出的有关使能控制信号EN45、EN25、EN05M、EN05B，按要求进行定时，并将其输出传送至显示控制单元；显示控制单元XSKZ：根据JTDKZ发出的有关使能控制信号EN45、EN05M、EN05B、EN25选择定时单元CNT45S、CNT05S、CNT25S的输出传送至各显示译码器；译码器YMQ：将显示控制单元XSKZ的输出作为输入进行译码，并向有关数码显示管发出显示驱动信号。