为了便于分析，首先给出如图所示的引脚电容模型分析图，引脚1和引脚2之间存在耦合电容Ccouple。
图 引脚电容模型分析图
信号在引脚1和引脚2上引入的百分比串扰可用如下公式计算得出：
式中，Ccouple为引脚1和引脚2之间的杂散电容；凡为传输线和终端并联电阻；处的信号上升时间（10％～90％）。
图中Ccouple为4pF，R2为25Ω，纬为6ns，计算可得串扰百分比为1.％。当信号上升时间变得越短，则电容串扰问题就越严重。它对高阻抗输入连接产生不利的影响。
元件的不同封装直接影响引脚之间的电容值。如表所示为一些典型元件封装的引脚间耦合电容值。
表 一些典型元件封装的引脚间耦合电容值
免责声明: 凡注明来源本网的所有作品，均为本网合法拥有版权或有权使用的作品，欢迎转载，注明出处。非本网作品均来自互联网，转载目的在于传递更多信息，并不代表本网赞同其观点和对其真实性负责。
