晶体管时间继电器其特定的延时原理，使它具有许多自身难以克服的缺点：延时时间不能太长，延时较低。为了解决这一矛盾，就引发了延时原理的革新，出现了计数式电子时间继电器。
图:计数式电子时间继电器原理框图
这种继电器的基本延时原理，就是采用对标准频率的脉冲进行分频和计数的延时环节来取代RC充放电的延时环节，它的原理框图如图所示，标准频率脉冲发生器在指令信号作用后产生某一固定频率的脉冲，经分频器分频后得到所需的计数脉冲频率，将该计数脉冲送入十进制计数器进行进数，这样，每计一个脉冲就需要一定时间，例如送入计数器的计数脉冲频率是10Hz，则每计一个脉冲就需要0.1s。时间计数器所计脉冲数的时间可通过译码显示电路直接用数码管显示出来，并通过由预置开关与门电路组成的比较环节预置所需的延时时间。例如S1置于7处，S2置于8处，S3置于6处则当输入687个脉冲时，这三个译码器的相应输出端即有信号输出（高电平），于是与门电路打开，输出信号经放大器驱动执行机构动作，全部延时为68.7s。改变预置开关的位置，就可以获得不同大小的延时，为了增大延时，只要增加分频器的分频系数或增加计数器的位数即可。
这种时间继电器可以获得极长的延时（几小时甚至几昼夜），并具有较高的延时，容易构成多路时间程序控制器，所以它在自动控制系统中得到越来越广泛的应用。它的缺点是抗干扰能力较差，延时值易受温度、电压波动的影响。
欢迎转载,信息来自维库电子市场网（www.dzsc.com）
免责声明: 凡注明来源本网的所有作品，均为本网合法拥有版权或有权使用的作品，欢迎转载，注明出处。非本网作品均来自互联网，转载目的在于传递更多信息，并不代表本网赞同其观点和对其真实性负责。
