高速PCB走线的3-W原则

时间:2008-10-11

  PCB走线之问会产生串扰现象,这种串扰不仅仅会在时钟和其周围信号之间产生,也会发生在其他关键信号上,如数据、地址、控制和输入/输出信号线等,都会受到串扰和耦合影响。为了解决这些信号的串扰问题,布线应遵循3-W原则。

  3-W原则就是让所有的信号走线的间隔距离满足:走线边沿之间的距离应该大于或等于2倍的走线宽度,即两条走线中心之间的距离应该大于或等于走线宽度的3倍。对于靠近PCB边缘的走线,PCB边缘到走线边缘的距离应该大于3倍的走线宽度。如果走线之间有过孔,那么走线间距应大于或等于走线宽度的3倍,如图所示。


  图   走线的3-W原则

       欢迎转载,信息来源维库电子市场网(www.dzsc.com


  
上一篇:高速PCB布线差分对走线
下一篇:EDA的流程图

免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。

相关技术资料