PCB布线设计（五）

　　本文要论述的电路如图1所示。

　　电路应用中的常见干扰源来自电源，这种干扰信号通常通过有源器件的电源引脚引入。例如，图1中A/D转换器输出的时序图如图2所示。在此图中，A/D转换器的采样速度是40ksps，进行了4096次采样。

　　在此例中，仪表放大器、参考电压源和A/D转换器上没有加旁路电容。另外，电路的输入都是以一个低噪声、2.5V的直流电压源作为基准。

　　对电路的深入研究表明，时序图上看到的噪声源来自于开关电源。电路中添加了旁路电容和扼流环。电源上加了一个10mF的电容，并且在尽可能靠近有源元件的电源引脚旁放置了三个0.1mF的电容。在产生的新时序图上可以看到，产生了稳定的直流输出，图3所示的柱状图可验证这一点。数据显示，电路的这些更改消除了来自电路信号路径的噪声源。

　　其它系统噪声源可能来自时钟源或电路中的数字开关。如果这种噪声与转换过程有关，它不会作为转换过程中的干扰出现。但是，如果这种噪声与转换过程无关，采用FFT(快速傅立叶变换)分析，可以很容易发现这种噪声。

　　时钟信号干扰的示例可参见图4所示的FFT图。此图使用了图1所示的电路，并添加了旁路电容。在图4所示的FFT图中看到的激励，由电路板上的19.84MHz时钟信号产生。在此例中，布线时几乎没有考虑走线之间的耦合作用，在FFT图中可以看到忽略此细节的结果。

　　这个问题可以通过修改布线来解决，将高阻抗模拟走线远离数字开关走线；或者在模拟信号路径中，在A/D转换器之前加抗混叠滤波器。走线之间的随机耦合在某种程度上更难以发现，在这种情况下，时域分析可能比较有效。

　　回到图1所示的电路，在仪表放大器的正相输入端施加一个1kHz的交流信号。此信号不是压力传感的特性，但是可以采用这个示例来说明模拟信号路径中器件的影响。

　　图5所示的FFT图显示了施加上述条件后的电路性能。注意基波看起来有失真，许多谐波也有同样的失真。失真是由于使放大器轻微过激励引起的。解决此问题的方法是降低放大器增益。

　　解决信号完整性问题可能会花费很多时间，尤其是当工程师没有工具来解决棘手的问题时。在“窍门箱”中有三种的分析工具：频域分析工具(FFT)、时域分析工具(示波器照片)和直流分析工具(柱状图)。工程师可以用这些工具来识别电源噪声、外部时钟源和过激励放大器失真。