新型移频信号发送系统设计方案

摘 要:为适应我国高速列车自动控制系统发展的需要，提出采用双CPU加FPGA的系统设计方案，实现移频信号发送。在保证移频信号高相位的前提下，实现系统的自动多载频信号切换和实时故障检测。
关键词:CPU FPGA 移频 故障检测

移频信号全称为移频键控信号(Frequency-Shift Keying)，利用高频信号承载低频信息，具有抗干扰能力强、传输距离远等优点，是现代铁路机车行驶中的速度控制信号。它可以准确确定列车的位置，与铁路机车安全运行有密切的关系。为确保信号接收系统接收到准确、实时有效的信号，要求移频信号发送系统在发送高移频信号的同时，能够保证自身系统的故障检测。
现有的移频信号发送系统，使用特定频率晶振和CMOS器件，频率相位低、通用性差，无法实现多载频信号之间的自动切换，而且自检能力不高，不能达到实时故障检测，无法适应我国高速列车发展的需要1。因此，设计一种新型的移频信号发送系统就成为一个迫在眉睫的问题。本文提出采用双CPU保护下的FPGA系统实现移频信号发送的设计方案，以FPGA为系统，采用固定16MHz频率晶振，完成CPU时序控制下FPGA的逻辑功能。在保证移频信号高相位的前提下，实现了系统的自动多载频信号切换和实时故障检测。

1 FPGA芯片
本文选用的FPGA芯片是Xilinx公司推出的XC4005E-4IPQ100，该类型芯片具有5000逻辑门(Max Logic Gate)，其中可配置逻辑模块(CLB)196个，以14×14矩阵结构排列；输入输出模块(IOB)112个。可实现616级触发器(Flip-Flops)，具有并行模式配置能力，存储器容量为95008 bits。使用亚微米多层金属材料加工方法，使系统时钟速率高达80MHz，而内部执行速度可以达到150MHz3。
该类型芯片在原有XC3000系列芯片的基础上，增加了内部软启动结构和时钟驱动输入输出模块的数目，并且提供了可选择双向RAM存储器。

FPGA内部逻辑被设计为分频器、计数器、编码器、存储器、触发器和电子开关等部分。经过逻辑组合，实现低载频信息编码、相位连续移频信号调制和移频信号检测计数等三个主要功能，并接收CPU的控制信号，完成与CPU间的数据传输。
图１中双CPU使用W78E58型单片机。主、副CPU各自独立工作，分别向FPGA发送控制信号，读取低载频信息编码和移频检测计数结果，并以此为判据进行移频信号发送检测。发现误码情况，即时关闭安全与门，切断移频信号发送通道，保证故障安全。主、副CPU之间，每个程序循环周期通信，以确认对方处于正常工作状态。

E＝(3)
式中，fc、fl分别为频率的测量值和理论值。
结合公式(1)和公式(2)，可以得到系统移频自检值的相对误差计算方法：
Ez＝＝(4)
Ed＝＝(5)
式中，Ez、Ed分别为载频自检相对误差和低频自检相对误差，fc为对应的低频或上下边频测量值。

由公式(3)、(4)、(5)得到系统频率测量值和自检值相对误差如表2所示。

从表2可以看出，实际移频信号的发送相对误差不大于1%，完全满足铁道通信信号的要求；自检系统更可以保证实时检验发送信号，实现故障安全。
综上所述，新型移频信号发送系统应用先进的可编程逻辑芯片(FPGA)和高性能CPU，通过巧妙的逻辑结构设计和时序控制，实现了系统的集成化、通用化，大幅度提高了系统运行速度和可靠性。实验结果表明，该系统完够满足高速、高、故障安全的铁道通信信号技术要求，具有很高的应用价值。