简单解释一下主流光刻技术

-光刻是指将集成电路图形从掩膜版上转移到硅片上的工艺过程

光刻技术是集成电路的关键技术之一
　　在整个产品制造中是重要的经济影响因子，光刻成本占据了整个制造成本的35％

　　光刻也是决定了集成电路按照摩尔定律发展的一个重要原因，如果没有光刻技术的
　　进步，集成电路就不可能从微米进入深亚微米再进入纳米时代。。

光刻系统的组成：

　　　　光刻机（曝光工具）
　　　　掩膜版
　　　　光刻胶

主要指标：

　　　　分辨率W（resolution）-> 光刻系统所能分辨和加工的线条尺寸
　　　　焦深(DOF-Depth Of Focus) -> 投影光学系统可清晰成象的尺度范围
　　　　关键尺寸（CD-Critical Dimension）控制
　　　　对准和套刻(Alignment and Overlay)
　　　　产率(Throughout)
　　　　价格

其中，W是决定光刻系统重要的指标，也是决定芯片特征尺寸的原因。
其由瑞历定律决定：　R = k1r/NA ，　其中　r 是光刻波的波长。

提高光刻分辨率的途径:

　　　　减小波长r, 其中，　光刻加工极限值：r/2 , 即半波长的分辨率
　　　　增加数值孔径
　　　　优化系统设计（分辨率增强技术）
　　　　减小k1

主流光刻技术:
248nm DUV技术（KrF准分子激光） -> 0.10um 特征尺寸
193nm DUV技术（ArF准分子激光） -> 90nm 特征尺寸

新一代的替代光刻技术:
Immersion 193nm技术
157nm F2
EUV光刻 紫外线光刻
电子束投影光刻
X射线光刻
离子束光刻
纳米印制光刻

光学透镜
　　　　透射式透镜（248nm、193nm)
　　　　反射式透镜（157nm）

掩膜版
　　　　由透光的衬底材料（石英玻璃）和不透光金属吸收层材料（主要是金属Cr）组成。
　　　　通常要在表面淀积一层抗深紫外光损伤的增光型保护涂层

分辨率增强技术(RET):
　　　　　Step-Scan 技术
　　　　　偏轴照明(OAI)
　　　　　邻近效应校正(OPC)
　　　　　移相掩膜(PSM)
　　　　　具有化学增强放大功能的快速感光光刻胶
　　　　　光刻胶修剪(Resist Trimming)
　　　　　抗反射功能和表面感光后的多层光刻胶

--------------------------------------------------------------------------------

jiangzh2014
助理工程师

目前分数：
486
9863楼1层　回帖时间：2004-11-7 22:30:46　

厉害！

--------------------------------------------------------------------------------

jiangzh2014
助理工程师

目前分数：
486
9863楼2层　回帖时间：2004-11-7 22:32:11　

集成电路系统级封装(SiP)技术和应用

摘要
由于集成电路设计水平和工艺技术的提高，集成电路规模越来越大，已可以将整个系统集成为一个芯片（目前已可在一个芯片上集成108个晶体管）。这就使得将含有软硬件多种功能的电路组成的系统（或子系统）集成于单一芯片成为可能。90年代末期集成电路已经进入系统级芯片（SOC）时代。20世纪80年代，专用集成电路用标准逻辑门作为基本单元，由加工线供给设计者无偿使用以缩短设计周期；90年代末进入系统级芯片时代，在一个芯片上包括了CPU、DSP、逻辑电路、模拟电路、射频电路、存储器和其它电路模块以及嵌入软件等，并相互连接构成完整的系统。由于系统设计日益复杂，设计业出现了专门从事开发各种具有上述功能的集成电路模块（称做知识产权的内核，即IP核）的工厂，并把这些模块通过授权方式提供给其他系统设计者有偿使用。设计者将以IP核作为基本单元进行设计。IP核的重复使用既缩短了系统设计周期，又提高了系统设计的成功率。研究表明，与IC组成的系统相比，由于SOC设计能够综合并全盘考虑整个系统的各种情况，可以在同样工艺技术条件下实现更高的系统指标。21世纪将是SOC技术真正快速发展的时期。
近年来由于整机的便携式发展和系统小型化的趋势，要求芯片上集成更多不同类型的元器件，如Si-CMOSIC、GaAs-RFIC、各类无源元件、光机电器件、天线、连接器和传感器等。单一材料和标准工艺的SOC就受到了限制。近年来在SOC基础上快速发展的系统级封装(SiP)，即在一个封装内不仅可以组装多个芯片，还可以将包含上述不同类型的器件和电路芯片叠在一起，构建成更为复杂的、完整的系统。
SiP与SOC相比较具有：

---

（1）可提供更多新功能；
（2）多种工艺兼容性好；
（3）灵活性和适应性强；
（4）低成本；
（5）易于分块测试；
(6)开发周期较短等优点。
SOC和SiP二者互为补充，一般认为SOC主要应用于更新换代较慢的产品和军事装备要求高性能的产品，SiP主要用于换代周期较短的消费类产品，如手机等。SiP在合格率和计算机辅助设计方面尚有待进一步提高。
由于SiP的复杂性，无论是在设计和工艺技术方面都提出了更高的要求。在设计方面需要系统工程师、电路设计、版图设计、硅技术设计、测试和制造等工程师团队一起合作共同实现的性能、的尺寸和的成本。首先通过计算机辅助模拟设计采用的IC芯片、功率和无源元件等参数及布局；设计高密度布线中要考虑消除振荡、过冲、串扰和辐射等；热耗散和可靠性的考虑；基板材料的选择（包括介电常数、损耗、互连阻抗等）；制定线宽、间距和通孔等设计规则；设计出母板的布图。
SiP采用近十年来快速发展的倒装焊互连技术，倒装焊互连比引线键合具有直流压降低、互连密度高、寄生电感小、热特性和电学性能好等优点，但费用较高。SiP的另一大优点是可以集成各种无源元件。无源元件在集成电路中的用量日益增加，如在手机中无源元件和有源器件之比约为50：1。采用近年来发展的低温共烧多层陶瓷(LTCC)和低温共烧铁氧体(LTCF)技术，即在多层陶瓷内集成电阻、电容、电感、滤波器和谐振器等无源元件，就如同在硅片中集成有源器件一样。此外，为了提高管芯在封装中所占面积比多采用两个以上的芯片叠层结构，在Z方向上进行三维集成。其叠层芯片之间超薄柔性绝缘层底板的研制、底板上的铜布线、互连通孔和金属化等新工艺技术得到了发展。
SiP以其进入市场快、更小、薄、轻和更多的功能的竞争力，目前已在工业界得到广泛地应用。其主要应用领域为射频/无线应用、移动通信、网络设备、计算机和外设、数码产品、图像、生物和MEMS传感器等。
到2010年预计SiP的布线密度可达6000cm/cm2,热密度达到100W/ cm2,元件密度达5000/ cm2,I/O密度达3000/ cm2。系统级封装设计也像SOC的自动布局布线一样朝着计算机辅助自动化的方向发展。Intel公司的SiP技术已将五片叠层的闪存芯片集成到1.0mm的超薄封装内。日本东芝的SiP目标是把移动电话的全部功能集成到一个封装内。日本近预测如果全世界LSI系统的1/5采用SiP技术，则SiP的市场可达1.2万亿日元。SiP以其进入市场快的优势，在未来几年内将以更快的增长速度发展。我国在加快发展集成电路设计和芯片制造的同时，应当加大系统级封装的研究和开发。

--------------------------------------------------------------------------------

jiangzh2014
助理工程师

目前分数：
486
9863楼3层　回帖时间：2004-11-7 22:37:07　

芯片封装技术介绍
芯片封装技术介绍

[2004-8-17]

鲜 飞
摘 要：微电子技术的飞速发展也同时推动了新型芯片封装技术的研究和开发。本文主要介绍了几种芯片封装技术的特点，并对未来的发展趋势及方向进行了初步分析。

1 引言
芯片封装是连接半导体芯片和电子系统的一道桥梁，随着微电子技术的飞速发展及其向各行业的迅速渗透，芯片封装也在近二、三十年内获得了巨大的发展，并已经取得了长足的进步。本文简要介绍了近20年来计算机行业芯片封装形成的演变及发展趋势，从中可以看出IC芯片与封装技术相互促进，协调发展密不可分的关系。
2 主要封装技术
2.1 DIP双列直插式封装
DIP(dualIn－line package)是指采用双列直插式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从插座上插拔时应特别小心，以免损坏引脚[1]。
DIP封装具有以下特点：
(1)适合在PCB(印刷电路板)上穿孔焊接，操作方便；
(2)芯片面积与封装面积之间的比值较大，故体积也较大。
Intel系列CPU中8088就采用这种封装形式（如图1），缓存(cache)和早期的内存芯片也是这种封装形式。
2.2 QFP塑料方形扁平封装
QFP（plastic quad flat package）封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大规模集成电路都采用这种封装形式，其引脚数一般在100个以上。用这种形式封装的芯片必须采用SMD（表面安装元件技术）将芯片与主板焊接起来。采用SMD安装不必在主板上穿孔，一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊接。用这种方法焊上去的器件，要用专用工具拆卸。
QFP封装具有以下特点：
（1）适用于SMD表面安装技术在PCB电路板上安装布线；
（2）适合高频使用；
（3）操作方便，可靠性高；
（4）芯片面积与封装面积之间的比值较小。
目前QFP的引脚间距已从1.27mm发展到了0.3mm。由于引脚间距不断缩小，I/O数不断增加，封装体积也不断加大，给电路组装生产带来了许多困难，导致成品率下降和组装成本的提高。另外由于受器件引脚框架加工等制造技术的限制，0.3mm已是QFP引脚间距的极限，这都限制了组装密度的提高。
Intel系列CPU中80286，80386就采用塑料四边引出扁平封装PQFP。
2.3 PGA针栅阵列封装
PGA(pin grid array package)芯片封装形式在芯片的内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列。根据引脚数目的多少，可以围成2～5圈。安装时，将器件插入专门的PGA插座。为使CPU能够更方便地安装和拆卸，从486芯片开始，出现一种名为ZIF的CPU插座，专门用来满足PGA封装的CPU在安装和拆卸上的要求。
ZIF(zero insertion force socket)是指零插拔力的插座。把这种插座上的扳手轻轻抬起，CPU就可很容易、轻松地插入插座中。然后将扳手压回原处，利用插座本身的特殊结构生成的挤压力，将CPU的引脚与插座牢牢地接触，不存在接触不良的问题。而拆卸CPU只需将插座的扳手轻轻抬起， CPU即可轻松取出。
PGA封装具有以下特点：
(1) 插拔操作更方便，可靠性高；
(2) 可适应更高的频率。
Intel系列CPU中，Pentium，Pentium Pro均采用这种封装形式。
2.4 BGA球栅阵列封装
随着集成电路技术的发展，封装要求更加严格，封装技术关系到产品的性能。当IC的频率超过100MHz时，传统封装方式会产生所谓的“CrossTalk”现象，而且当IC的管脚数大于208 pin时，传统的封装难度加大。因此，除使用QFP封装外，现今大多数的高脚数芯片（如图形芯片与芯片组等）皆转而使用BGA(ball grid array package)封装技术，如图2所示的GeForce FX图形芯片体现了当前工程技术的成就，相信看到芯片照片上那1152个焊脚的人都会惊叹不已。BGA一出现便成为CPU、主板上南/北桥芯片等高密度、高性能、多引脚封装的选择[2]。
BGA封装技术又可分为5大类：
（1）PBGA（plasric BGA）基板：一般为2～4层有机材料构成的多层板（Intel系列CPU中，Pentium II，III，IV处理器均采用这种封装形式）；
（2）CBGA（ceramicBGA）基板：即陶瓷基板，芯片与基板间的电气连接通常采用倒装芯片（Flip Chip，简称FC）的安装方式（Intel系列CPU中，Pentium II，III，IV处理器均采用这种封装形式）；
（2）CBGA（ceramicBGA）基板：即陶瓷基板，芯片与基板间的电气连接通常采用倒装芯片（FlipChip，简称FC）的安装方式（Intel系列CPU中，Pentium I，II，Pentium Pro处理器均采用过这种封装形式）；
（3）FCBGA（filp chipBGA）基板：硬质多层基板；

---

（4）TBGA（tapeBGA）基板：基板为带状软质的1-2层PCB电路板；
（5）CDPBGA（carity down PBGA）基板：指封装中央有方形低陷的芯片区（又称空腔区）。
BGA封装具有以下特点：
（1）I/O引脚数虽然增多，但引脚之间的距离远大于QFP封装方式，提高了成品率；
（2）虽然BGA的功耗增加，但由于采用的是可控塌陷芯片法焊接，从而可以改善电热性能；
（3）信号传输延迟小，适应频率大大提高；
（4）组装可用共面焊接，可靠性大大提高[3]。
BGA封装方式经过10多年的发展已经进入实用化阶段。1987年，日本西铁城（Citizen）公司开始着手研制塑封球栅面阵列封装的芯片（即BGA）。而后，摩托罗拉、康柏等公司也随即加入到开发BGA的行列。1993年，摩托罗拉率先将BGA应用于移动电话。同年，康柏公司也在工作站、PC电脑上加以应用。直到五六年前，Intel公司在电脑CPU中（即奔腾II，III，IV等），以及芯片组（如i850）中开始使用BGA，这对BGA应用领域扩展发挥了推波助澜的作用。目前，BGA已成为极其热门的IC封装技术，其市场规模在2001年为12亿块，预计2005年市场需求将比2000年有70%以上的增长[4]。
2.5 CSP芯片尺寸封装
随着电子产品个性化、轻巧化的需求风潮，封装技术也进步到CSP(chip size package)。它减小了芯片封装外形的尺寸，做到裸芯片尺寸有多大，封装尺寸就有多大。即封装后的IC尺寸边长不大于芯片的1.2倍，IC面积只比晶粒（die）大不超过1.4倍。
CSP封装又可分为四类：
（1）Lead Frame Type(传统导线架形式)，代表厂商有富士通、日立、Rohm、高士达（Goldstar）等；
（2）Rigid Interposer Type(硬质内插板型)，代表厂商有摩托罗拉、索尼、东芝、松下等；
（3）Flexible Interposer Type(软质内插板型)，其中有名的是Tessera公司的microBGA，CTS的sim-BGA也采用相同的原理，其他代表厂商包括通用电气（GE）和NEC；
（4）Wafer Level Package(晶圆尺寸封装)，有别于传统的单一芯片封装方式，WL CSP是将整片晶圆切割为一颗颗的单一芯片，它号称是封装技术的未来主流，已投入研发的厂商包括FCT、Aptos、卡西欧、EPIC、富士通、三菱电子等。
CSP封装具有以下特点：
（1）组装面积小，约为相同引脚数QFP1/4；
（2）高度小，可达1mm；
（3）易于贴装，贴装公差≤±0.3mm（球中心距为0.8mm和1mm时）；
（4）电性能好、阻抗低、干扰小、噪声低、屏蔽效果好；
（5）高导热性。
CSP封装适用于脚数少的IC，如内存条和便携电子产品。未来则将大量应用在信息家电（IA）、数字电视（DTV）、电子书（E-Book）、无线网络WLAN／igabitEthemet、ADSL／手机芯片、蓝牙（Bluetooth）等新兴产品中[2]。
2.6 MCM多芯片模块
为解决单一芯片集成度低和功能不够完善的问题，把多个高集成度、高性能、高可靠性的芯片，在高密度多层互联基板上用SMD技术组成多种多样的电子模块系统，从而出现MCM(multi chip model，多芯片模块系统)，它是电路组件功能实现系统级的基础。随着MCM的兴起，使封装的概念发生了本质的变化，在80年代以前，所有的封装是面向器件的，而MCM可以说是面向部件的或者说是面向系统或整机的。MCM技术集先进印刷电路板技术、先进混合集成电路技术、先进表面安装技术、半导体集成电路技术于一体，是典型的垂直集成技术，对半导体器件来说,它是典型的柔型封装技术，是一种电路的集成。MCM的出现使电子系统实现小型化、模块化、低功耗、高可靠性提供了更有效的技术保障[5]。
MCM具有以下特点：
（1）封装延迟时间缩小，易于实现模块高速化；
（2）缩小整机/模块的封装尺寸和重量；
（3）系统可靠性大大提高。
对MCM发展影响的莫过于IC芯片。因为MCM高成品率要求各类IC芯片都是良好的芯片（KGD），MCM采用DCA（裸芯片直接安装技术）或CSP组成，而裸芯片无论是生产厂家还是使用者都难以全面测试老化筛选，所以给组装MCM带来了不确定因素。CSP的出现解决了KGD问题，CSP不但具有裸芯片的优点，还可像普通芯片一样进行测试老化筛选，使MCM的成品率具有保证，大大促进了MCM的发展和推广应用。目前MCM已经成功地用于大型通用计算机和超级巨型机中，今后将用于工作站、个人计算机、医用电子设备和汽车电子设备等领域[6]。
总之，由于CPU和其他超大规模集成电路在不断发展，集成电路的封装形式也不断作出相应的调整变化，而封装形式的进步又反过来促进了芯片技术向前发展。