摘要：综述了圆片级芯片尺寸封装(WL-CSP)的新技术及其应用概要，包括WL-CSP的关键工艺技术、封装与测试描述、观测方法和WL-CSP技术的可靠性及其相关分析等。并对比研究了几种圆片级再分布芯片尺、广封装方式的工艺特征和技术要点，从而说明了WL-CSP的技术优势及其应用前景。
关键词：
集成电路； 圆片级芯片尺寸封装；技术优势；应用前景
中图分类号：TN305．94 文献标识码：A 文章编号：1003-353X(2005)02-0038-05
1 引言
自从20世纪90年代中后期以来，各种芯片尺寸封装(CSP)技术竞相发展，在国内外集成电路封装业凸显出迅速发展之势。特别是WL-CSP技术，推动着圆片级器件和印刷电路板(PCB)朝着更小型化的方向发展[1-3]。WL-CSP封装方式不但使封装器件小而轻，适用于I／O引脚数在4-200之间的精细线条贴装，而且其精细线条特性常要求将PCB布线与连线技术相结合，使圆片级器件的功能开发到。虽然集成电路封装业倾向于选择“狗骨”连线结构，但布线密度还是要求导通孔技术能较好的适应WL-CSP。由于WL-CSP技术通常在制作IC芯片的Al焊区完成后，继续完成CSP制作，这就使芯片封装成本、性能和工作可靠性比其它的CSP技术更加具有潜在的优势。
圆片级器件一般采用CSP技术，而被封装器件的长期工作可靠性是CSP工艺必须考虑的重要因素之一。直接接触芯片或倒装片已是目前广泛使用的改进型封装技术。圆片级器件基本上可看作是大的倒装片。不过，一般倒装片需要填充胶材料，以改善封装的机械和热疲劳阻抗，但用WL-CSP代替传统的CSP作为连线，就不需填充胶材料了。这是WL-CSP工艺的一大技术优势。WL-CSP的关键．T-艺技术典型的WL-CSP工艺流程及其局部结构图WL-CSP的关键工艺一是重布线技术；二是焊料凸点制作工艺。典型的WL-CSP工艺流程所示制作完成后的WL-CSP局部结构。
2．2 WLP的封装技术要点
WLP的主要制作工艺和技术如下。
●被封装圆片级器件不但采用标准的半导体工艺设备制作再分布薄膜层，而且运用圆片级焊点连接工艺。该工艺包括一个双层电介质系统、二次涂敷苯并环丁烯(BCB)聚合物或聚酰亚胺(P1)聚合体、一层A1—Ni／V-Cu软焊料再分布薄膜。
●被封装器件一般包含48个焊块，数量向中心慢慢减少，排列在6mm×8mm的面积内。封装呈矩形，物理尺寸为0．317×0．246英寸，厚度为0．438英寸(从芯片顶部至焊块尾部)。硅片整体厚度是0．027英寸，上面附属层厚约0．0003英寸。焊块封装前直径为0．0215英寸，高0．0165英寸。封装后器件的热膨胀系数(CTE)约为4．5ppm／℃，质地坚硬，不会因加热或冷却而弯曲。
●重布线溅射的焊点下金属(UBM)，例如Ti-Ni-Cu中的Cu有足够的厚度(300μm)，以便Cu与焊料凸点连接时具有足够的强度，也可用电镀加厚UBM上的Cu层，甚至成为Cu柱(100μm)。
●焊点制作可采用蒸发法、化学镀法、电镀法、置球法和焊膏模板印制法等。目前仍以电镀法用得较多，该法2000年约占所有焊料凸点制作法的70％(含金焊点制作)，其次是蒸发法(高铅)，约占22．5％，再者为焊膏模板印制法，约占5．5％。但因焊膏模板印制法制作焊料凸点比较简便，自动化程度较高，成本也较低，故该法将会被较多地采用。
●除了小型焊球阵列封装(mBGA)方式外，所有WL-CSP技术中被封装和进行可靠性测试的圆片级器件都不需填充胶材料，封装底垫只要用CSP尺寸的焊球连接到0．75mm的线宽范围内即可。
3 WL-CSP的测试技术
3．1测试板描述
测试板厚约0．041英寸，采用4层(两个表面和两个内层)双侧FR4基板，基板刷上有机可焊性保护层，以保护铜底垫。基板的玻璃态转化温度为175℃，CTE约为16ppm／℃。
3．2 测试工艺技术
测试时可先后采用6种测试图形，其中3种含有标准的非阻焊层限定(NSMD)底垫，其直径分别为0．011英寸、0．013英寸和0．015英寸，而每一底垫另外还包含一个直径为0．005英寸的连线，所形成的导通孔用来连接表面信号层和内部信号层，此导通孔不填充胶材料。
测试的主要目的是研究WL—CSP技术中出现的各种问题：比较焊膏贴装法和熔接贴装法及其焊节的可靠性；确定各种导通孔图形上贴装的可行性，将焊节分别与传统的NSMD底垫连接方式作出比较；连接点的抗热疲劳性能、凸点与芯片结合处的抗潮湿性能等：对于印刷电路板(PCB)的底垫尺寸，分别就传统的焊接方式和导通孔结构焊接方式之可靠性及其影响作出综合评价。
4 两套WL—CSP的贴装方案
4.1 贴装方案1
方案1采用传统的CSP贴装工艺。当用传统的CSP贴装前，圆片级器件以125℃的温度被烘烤12小时，以去除封装器件上多余的水汽，防止出现封装破裂和分层现象。
采用免清洗的、含90％金属的IVSn／37Pb焊膏进行贴装。首先用0．005英寸厚的不锈钢片做模板，其次用硬度95％的聚氨酯橡胶滚轮，以与测试板成60°的角度把焊膏抹到PCB底垫上，然后以15mm／s的印刷速度和0．49公斤／英寸的压力获得较为完美的涂敷效果，这样圆片级器件就被粘贴在PCB上，送入强制对流烘箱进行
回流焊处理。
4．2 贴装方案2
方案2采用标准的倒装片流程。用薄膜涂料器把焊剂涂敷在经过125℃温度烘烤了12h的圆片级器件上。贴装前器件浸在0．0045英寸厚的免清洗粘质焊料中。该器件一旦贴装后，马上被送入强制对流烘箱作回流焊，这一过程不需要填料。在回流焊过程中首先将测试板和圆片级器件以1．5℃／s的速率从室温开始加热到165℃，保持这一温度约140s使溶剂充分挥发掉，然后再以4．0℃／s的速率将板子和器件加热到220℃的温度峰值，以2．0℃／s的平均速率冷却到85℃。在这的冷却过程中，先花47s的时间将温度降到焊料的液相线(183℃)，再
耗时6min54s完成随后的冷却。在整个回流焊过程中烘箱不但通入减量氧气，而且充进氮气使氧气浓度低于50ppm。
4．3 贴装方案的工艺要点
两套方案在CSP贴装前，圆片级器件均以125℃的温度烘烤12h：测试板被存储在密封的包装中，不进行烘烤：两套贴装工艺均采用强制对流烘箱把圆片级器件作回流焊。
5 WL-CSP的观测方法
5.1 运用万用表
探针、肉眼和X射线观察贴装情况
用万用表探针测试可显示所有的封装件的电学性能，分析还显示出不同的参数组合(含PCB底垫的不同尺寸)。采用焊膏贴装法或熔接法对菊花链式封装件的平均阻抗会发生微小的影响。封装件的X射线图片显示板上未出现焊点桥接、焊节起球或其它缺陷。但无论是焊膏贴装法还是熔接法，导通孔结构式PCB上的焊点内均有气泡出现。这些气泡尺寸(约为焊节横截面积的5％)及其出现频率(每个焊节一个)基本一致。因此，这种气泡被球栅阵列的IPC-7095标准接受。一般来说，WL-CSP的PCB底垫上的焊节气泡都小到了忽略不计的程度。
5．2 通过观测典型封装件横截面研究焊节质量，用X射线观察气泡情况
横截面显示焊料隆点对传统PCB底垫的分布大小是否正好，是否形成崩溃和冶金结合性能都很棒的焊点。而形成导通孔结构的焊节，其横截面显示X射线观察到的无数气泡为回流过程中截留在导通孔内的气体所形成。因为在大多数情况下，虽然焊料被涂敷在导通孔的底部和边墙上，但是还有一些气泡会滞留在导通孔内。在器件直接置于导通孔上面的接触垫周围，气泡出现的概率较小，通常气泡尺寸与导通孔尺寸相当。
5．3 用激光轮廓测定仪、结合横截面分析测量焊节高度
焊节高度对于封装重量、I／O引脚数、焊球大小、PCB底垫尺寸、焊膏量以及其它参数均有影响。实际测试结果显示出熔接法贴装器件的焊节高度与PCB底垫的尺寸成反比。当底垫尺寸减小时，用于焊接的实际底垫面积也会减小。为了减少因焊球在板面上铺开而使焊料污染PCB底垫的现象，焊节高度要求有所增加。而焊膏贴装法无这种现象出现。工程中，在底垫尺寸分别为0．011、0．013和0．015英寸的PCB上用焊膏法贴装器件，并未观察到焊点高度有何显著的不同，这是因为实测中所用模板在PCB上引入了大缝隙，从而增大了底垫面积，因此需要更多的焊膏来填补增加了的可焊面积。不过，焊膏贴装法比熔接法生成的焊节更高。
6 WL-CSP技术的可靠性及其相关分析
6．1 WL-CSP的可靠性分析
被封装件的可靠性指“一段期望时间内器件在可接受的失效概率下的正常工作能力”。空对空加速测试是检测圆片级器件可靠性的常用方法之一。其目的是加速二级焊料的机械疲劳失效时间，机能通常是场失效。所采用测试方法可以设计为20min的0／100℃空对空热循环，每次热循环先分别在一个温度极限停留5min，然后再以20℃／min的转换速率变化到另一个温度极限。
具体的可靠性测试方法为：将测试样品放置于原位，通常用一个256信道的事件探测系统(EDS)监测。该EDS可以编程，用来记录“事件”的发生情况， 即循环地在短时间间隔(200ns)内检查电阻是否超过300Ω。在此循环中，一个“事件”被探测到后，如用IPC—SM-785又测试到发生了9个相同的“事件”，则可确定圆片级器件为失效。 为了减少圆片级器件继续损坏，在热循环过程中通常去除这些失效点。方法是：先用
电子探针探测有问题的板子，并将可疑的失效点隔离起来，然后在失效点将组装件从横截面切开，并用显微镜观测。这样每个样品的可靠性都以完成热循环测试的情况来表征，而封装可靠性(即寿命)通常以样品上63．2％的焊点发生失效时的数据来描述。这些数据包括二维参数的威布尔故障数据分析，它提供寿命(N63．2)和其它信息，如适合度、斜率和失效初始态(N01)。其中适合度描述数据对直线的偏离，单个机械疲劳失效的适合度通常为0．9或更大一点；斜率(即β值)描述样品的连续失效率，斜率越大，疲劳失效率越大；斜率小于1定义为非失效情况；初始态描述在一个循环时间内1％的样品的失效情况。WL-CSP软件包中用于测量其可靠性的传统“排序回归法”形成了威布尔图。
通常从以下几个方面作可靠性分析：常规底垫和导通孔结构的比较：焊膏贴装和焊剂贴装之对比分析；PCB底垫的不同尺寸的产生原因及其解决措施等。
6．2 相关的样品失效分析
热循环测试中用72个封装器件。次失效发生在第309个循环。圆片级器件用焊膏装配在0．013英寸的普通底垫上，失效位置由电学方法确定，但是横截面分析却不能找出早期失效的原因。焊点的二次失效继续发生，但未发现焊点有疲劳迹象。第二次失效发生在第1756个热循环，确定因二级焊料疲劳造成。早期失效对于WL—CSP的可靠性分析有着显著影响。在威布尔故障数据分析中封装件的N01预期值为1098(第1098个热循环)，而实际上N01通常为1500。不过，早期失效对于N63．2之值无影响。通过数据分析可知以下四种趋势：①设分析发现两者间差别显著，用导通孔结构封装器件，其N63．2比在一般底垫上装配高16％；②设分析发现这种差别非常显著，减小底垫尺寸可以增加焊节的可靠性，如实验发现底垫尺寸从0．015减小到0．011英寸可使N63．2平均增加35％；③用焊膏法或熔接法贴装圆片级器件对可靠性影响不大(对于同一种底垫)，但熔接法贴装的N63．2之值稍大一点。横截面分析显示封装失效模型主要由焊料疲劳引起。疲劳失效发生在器件接触脚附近的焊料块中，与板子底垫的尺寸和类型无关。④疲劳裂纹非常细小，从焊点外围拐角处向中心延伸[11,12]。
失效样本的电学测试显示焊点在封装外围拐角处发生严重疲劳，此处离中性点距离长。可以再对样品进行染色渗透试验，以证实横截面分析和电学分析的观测结果。
7 几种圆片级再分布CSP技术
7.1 几种类型的WL-CSP的对比分析
为了对先进的圆片级再分布CSP(即WL-CSP)有一个清楚的认识，表1列出了几种主要类型的WL-CSP技术，包括MSMT、SCSP、Ultra CSP、μSMD和Shell-PACK／ShelI-BGA的封装工艺、优点和目前应用状况，以便进行比较，供业界在IC制作中合理、高效地使用这些封装技术[3-13]。
7．2 讨论与结论
●WL-CSP是在圆片前道工序完成后，直接对圆片利用半导体工艺进行后道工序，再切割分离成单个器件。因此，采用WL-CSP能使产品直接从制造商转入用户手中作全面测试。该项技术不但适应于现有的标准表面贴装技术(SMT)设备，而且也解决了优质芯片问题，因此经过封装后的芯片可以象其它任何产品一样进行测试。
●在IC工艺线上完成的WL-CSP样品，只是增加了重布线和凸点制作两道工序，并使用了两层BCB或PI作为介质层和保护层，整套工艺与IC芯片的制作技术完全兼容，所以它在成本、质量方面明显优于其它的CSP制作工艺。
●圆片级器件可用文中所述WL-CSP技术和SMT进行大批量封装：WL-CSP的封装效率可达90％以上[13]。
●WL-CSP工艺的倒装焊技术，将芯片正面(有源区)面向管座衬底作压焊焊接，可充分发挥出超大规模集成电路的高性能和新品质，它不存在较大的电感、电容和其它不希望有的特性。
●基于WL-CSP的诸多技术优势，WL-CSP在国内外IC制造业已被广泛用于SRAM、DRAM、数字信号处理器(DSP)、闪存和其它便携式电子装置中的VLSI、特大规模集成电路(ULSI)的
存储器件封装，以及引线不是很多且功率不是很高的专用集成电路(ASIC)和微处理器制作中[3，11-13],这样就切实解决了封装技术、互连技术在高速运算电路及其它IC产品制造中的“瓶颈”问题。可以预计，在未来几年内WL-CSP技术将得到高速发展。
