圆晶级CSP组装及其可靠性

时间:2007-04-29
Wafer level CSP
Michael Meilunas, Parvez Patel
(1.Universal Instruments Corp., Binghamton, NY; 2.Motorola, Inc.,Libertyville, IL;)


简介

CSP(芯片级封装)技术推动着封装和印刷电路板向更小型化方向发展。圆晶级CSP是指将带有再分布薄膜层的硅片与标准表面装贴线相连。这种封装小而轻,适用于I/O脚数量在4到200之间的精细线条贴装。

圆晶级CSP的精细线条特性常常要求将PCB的布线与连线技术结合将器件功能开发到。虽然大家倾向于选择“狗骨”连线结构,布线密度还是要求导通孔技术能适应圆晶级的封装。

圆晶级器件的长期可靠性是我们必须考虑的一个因素。直接接触芯片或者倒装片组装是现在广泛使用着的一项改进技术。圆晶级器件多多少少也可以看作为大的倒装片。不过,倒装片要依赖填充胶来改进封装的机械和热疲劳阻抗。如果用圆晶级 CSP替代传统的CSP作连线,就不能用填充胶材料了。

本文主要讨论在传统的PCB底垫和导通孔结构上分别装配具有46个I/O口,75mm线宽的圆晶级器件的方法。然后我们会就不同组装形式的可靠性从全热循环方面以威布尔故障数据分析为准作评估和比较。

圆晶级CSP的可靠性

与传统的CSP相比,圆晶级CSP产生较少的封装破裂(爆米花)、芯片衬底分层和其他的湿致缺陷。不过圆晶级CSP的机械和热性能仍由硅片决定。但这仍意味着与传统CSP相比,圆晶级CSP一般具有低得多的热膨胀系数(CTE)并且更硬,更能抵抗热和机械原因导致的压力。

封装描述

用于组装和进行可靠性试验的器件不需要填充料。封装底垫用CSP尺寸的焊球连到0.75mm线宽的范围内。此器件将用于制造诸如flash、DRAM、 EEPROM和SRAM的存储器

此器件是一个真正的圆晶级封装,它用标准的半导体工艺设备制造了再分布薄膜层,还运用了圆晶级焊点连接工艺。这个封装包含了一个双层电介质系统和苯并环丁烯聚合物(BCB)的聚合体以及一个Al/NiV/Cu的可软焊再分布薄膜层。

这个器件包含48个焊块,数量向中心慢慢减少地排列在6×8的面积内。封装呈矩形,物理尺寸为0.317×0.246〃,厚度为0.438〃(从芯片顶部到焊块尾部)。硅片的全部厚度是0.027〃,上面的附属层厚约0.0003〃。焊块组装前直径为0.0215〃,高度为0.0165〃。

封装的CTE约为4.5ppm/℃,质地坚硬,不因加热或冷却而弯曲。

测试版描述

在实验中用的测试版厚0.041〃,采用四层(两个表面和两个内层)双侧FR4基板。板子刷上了有机可焊性保护层以保护铜底垫。

板子的玻璃态转化温度为175℃,CTE约为16 ppm/℃。

实验中先后采用了六种测试图形。其中三种包含了标准的非阻焊层限定(NSMD)底垫,直径分别为0.011,0.013和0.015〃。另外三种图形也包含了直径为别为0.011,0.013和0.015〃的NSMD,但是每个底垫另外包含了一个直径0.005〃的连线,形成的导通孔用于连接表面信号层和内部信号层,未被填充。显示了导通孔结构的图形,我们可以看到导线图像的重合失调现象。


测试计划

试验的主要目的是:

·研究圆晶级CSP贴装中的各种问题;

·比较焊膏贴装法和熔接贴装法和其焊节的可靠性;

·确定在各种导通孔图形上进行贴装的可行性,将其焊节分别与传统的NSMD底垫连结方式作比较;

·对PCB底垫尺寸分别对传统和导通孔结构焊接形式可靠性的影响作评估。

组装方案

圆晶级器件分别用两套方案进行贴装。方案1 采用传统的CSP贴装工艺,而方案2采用标准倒装晶片流程。两种工艺中都用强制对流烘箱对器件进行回流焊

贴装之前,圆晶级器件以125 ℃的温度烘烤12小时——这是为了去除封装上多余的水汽,防止前述封装破裂和分层现象出现。测试板被存储在密封的包装中,不进行烘烤。

方案1采用免清洗的含90%金属的IV Sn/37Pb焊膏进行贴装。首先,我们用0.005〃厚的不锈钢片做模板,用硬度95%的聚氨酯橡胶滚轮以与测试版成60°的角度把焊膏刷到PCB底垫上。15mm/s的印刷速度和0.49公斤/英寸的压力可以得到完美的涂布结果。然后,圆晶级器件被粘贴在PCB上,送入强制对流烘箱进行回流焊。

方案2用薄膜涂料器将焊剂涂在圆晶级器件上。在贴装前,器件浸在0.0045〃厚的免清洗粘质焊料中。器件一旦贴装后,马上被送入强制对流烘箱,这一过程不需要用填料。

回流过程采用标准的“ramp-soak-ramp”法。首先将测试版和圆晶级器件以1.5℃/s的速率从室温开始加热到165℃。保持这一温度约140秒,使溶剂充分挥发。接着,以4.0℃/s 的速率将板子和器件再加热到220℃的峰值。,以2.0 ℃/s的平均速率冷却到85℃,在这一过程中,先用47秒将温度降到焊料的液相线(183℃),再用6分54秒完成随后的冷却。在整个过程中,烘箱中通入减量氧气,同时通入氮气使氧气浓度低于50ppm。

组装观测

我们运用了电子、肉眼和X射线等观测技术来评定圆晶级贴装工艺。

万用表探针测试显示所有的组装件的电学性能都很好。分析还显示不同的参数组合(PCB底垫的不同尺寸,采用焊膏法或熔接法)对菊花链式组装件的平均阻抗会有微小影响。

组装件的X射线图片显示板上没有出现焊点桥接、焊节起球或其他缺陷。但是,无论是焊膏组装还是熔接组装方式,导通孔结构PCB上的焊点内均有气泡出现。图片显示,这些气泡的尺寸(约为焊节横截面积的5%)和出现频率(每个焊节一个)基本一致。因此,这样的气泡可以为球栅阵列的IPC-7095标准所接受。一般PCB底垫上的焊节气泡都小到可以忽略不计。

通过观测典型组装件的横截面我们可以研究焊节质量、高度,用X射线可以观测气泡情况。横截面显示焊料隆点对传统PCB底垫的分布大小正好,可形成崩溃和冶金结合性能都很棒的焊点。形成导通孔结构的焊节,其横截面显示X射线所观察到的无数气泡是回流过程中被截留在导通孔中的气体形成的,因为在多数情况下,虽然焊料被涂布在导通孔的底部和边墙上,还是有一些气泡会留在孔中。在器件直接置于通孔之上的接触垫周围,气泡出现的概率较小,这样通孔就可以完全被焊料填满。通常,气泡的尺寸与通孔的尺寸大小相当。显示了焊点的横截面图。

焊节高度用激光轮廓测定仪结合横截面分析来测量。高度对于封装重量、I/O管脚数、焊球大小、PCB底垫尺寸、焊膏量以及其他参数都有影响。测量结果强烈的显示出熔接法贴装器件的焊节高度与PCB底垫的尺寸成反比。当底垫尺寸减小的时候,可用于焊接的实际底垫面积也会减小。为了减小因焊球在板面上铺开而使焊料污染PCB底垫的情况,焊节高度就要增加。而焊膏法贴装没有这种情况出现。事实上,在底垫尺寸分别为0.011、0.013和0.015〃的PCB上以焊膏法贴装器件并没有观察到焊点高度有什么显著不同。这是因为试验中所用的模板在PCB上引入了大缝隙从而增大了底垫面积,于是需要运用更多的焊膏来填补增加的可焊面积。不过总的来说,焊膏法比相应的熔接法产生的焊球更高。我们在表1中对焊节高度情况作了总结。

可靠性分析

电子组件或独立器件的可靠性是指“在一个期望时间段内器件在可接受的失效概率下正常工作的能力”。空对空加速测试是检测电子器件可靠性的常用方法之一。它的目的是加速二级焊料的机械疲劳失效时间,其机能通常是场失效。

试验中采用的测试方法是20分钟的0/100 ℃空对空热循环法。每个循环中会分别在一个温度极限停留5分钟,然后以20℃/分的转换速率变化到另一温度极限。

测试样品放置在原位,以一个256信道的事件探测系统(EDS)监测着。EDS可编程用来记录“事件”的发生,即循环地在短间隔200ns的时间范围内检查电阻是否超过了300欧姆。在一个循环中,一个“事件”被探测到后,如用IPC-SM- 785又验证到了9个相同“事件”,我们就可以确定器件发生了失效。

为减少组装件进一步损坏,我们在热循环过程中通常会去除这些失效点。用电子探针测试出现问题的板子,将可疑的失效点隔离起来,然后在失效点将组装件从衡截面切开,用显微镜检测。

每个样品的可靠性都以完成热循环测试的情况来表征。封装可靠性,即寿命,通常以样品上63.2%的焊点发生失效时的数据来描述。这些数据包括2维参数的威布尔故障数据分析,它为我们提供了寿命(N63.2)和其他信息——适合度(fit)、斜率(slope)和失效初始态(N01)。适合度描述了数据对直线的偏离。单个机械疲劳失效的适合度通常为0.900或更大一点。斜率,即β值,描述了样品的连续失效率。斜率越大,疲劳失效率越大,斜率小于1定义为非失效情况。初始态描述了在一个循环时间内1%的样品失效的情况。软件包用测量可靠性的传统“排序回归法”形成威布尔图。我们通过以下几个方面进行可靠性分析:

·常规底垫和导通孔结构的比较;

·焊膏组装和焊剂组装的比较;

·PCB底垫的不同尺寸。

结果和失效分析

热循环试验中用了72个封装器件。次失效发生在第309个循环。圆晶级封装用焊膏装配在0.013"的普通底垫上,失效位置已用电学方法确定,但是截面分析却没能找出早期失效的原因。焊点的二级失效继续发生,但是没有发现焊点有疲劳迹象。第二次失效发生在第1756个热循环,可确定由二级焊料疲劳造成。()


早期失效对于圆晶级封装的可靠性分析有显著影响。在威布尔故障数据分析中组装件的N01预期值为1098(第1098个热循环)。而实际上N01通常为1500。不过,早期失效对于N63.2的值没有多少影响(3035 vs 3008)。

威布尔可靠性分析数据列于表2。这里请注意,早期失效数据不包括分析结果,因为现在失效机理还没有很好地确定。

分析表2的数据我们可以看到以下趋势:

·以导通孔结构组装器件,其N63.2比在一般底垫上装配高16%。假设分析发现两者间差别显著。

·减小底垫的尺寸可以增加焊节的可靠性。实验发现底垫尺寸从0.015减小到0.011〃可使N63.2平均增加35%。假设分析发现这种差别非常显著。

·用焊膏法或熔接法贴装器件对可靠性影响不大(对于同一种底垫)。熔接法组装的N63.2的值稍大一点。

横截面分析显示封装失效模型主要由焊料疲劳引起。疲劳失效发生在器件接触脚附近的焊料块中,与板子底垫的尺寸和类型无关。疲劳裂纹非常细小,从焊节外围拐角处开始,向中心延伸。

失效样本的电学测试显示焊点在封装外围拐角上发生严重疲劳,此处离中性点距离长。我们又对样品进行染色渗透试验(),证实了横截面分析和电学分析的观察结果。
推论

·圆晶级器件可以用标准表面贴装技术进行大批量组装。

·导通孔结构上焊点的可靠性与普通底垫上的焊点可靠性相同。

·将底垫尺寸从0.015减小到0.011〃比将焊膏工艺换为熔接工艺对可靠性的改进更大。

·导通孔结构中因有空气滞留在孔中而在焊节内形成气泡,但对焊节的可靠性没有影响。

本文摘自《半导体技术》

  
上一篇:21世纪的硅微电子学
下一篇:封装装配技术所用材料的无铅化

免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。

相关技术资料