陈蒲生1，陈闽捷2 ，张昊3 | ||||||
1.华南理工大学应用物理系, 广东 广州 510640；2.华南理工大学机电工程系，广东 广州 510640；3.中电科集团电子第五研究所， 广东 广州 510610） | ||||||
摘要：采用雪崩热电子注入技术研究了纳米级SiOxNy薄膜界面陷阱特性。证实了PECVD SiOxNy薄膜中界面陷阱来源于悬挂键的物理模型。观察到该纳米膜内存在着受主型电子陷阱，随着注入的增长，界面上产生的这种陷阱将起主导作用。发现到界面陷阱密度随雪崩热电子注入剂量增加而增大，禁带上半部增大得较下半部显著。指出了雪崩注入过程中在SiO xNy界面上产生两种性质不同的电子陷阱，并给出它们在禁带中的位置与密度大小关系。揭示出PECVD法形成的SiO xNy纳米膜与快速热氮化制备的这种薄膜中、氮氧含量不同、界面陷阱特性变化关系不一样，并从形成薄膜氮化机制上予以合理的物理解析。给出了 PECVD形成纳米级薄膜的优化工艺条件。 关键词：界面陷阱；雪崩；热电子注入；等离子体增强化学汽相淀积；薄膜 中图分类号：TN304.55 文献标识号：A 文章编号：1003-353X(2004)01-0051-05 PECVD法是利用辉光放电的物理作用来激活化学汽相淀积反应，从而使得许多高温下才能进行的反应在较低温度下实现。这种兼备物理汽相淀积和化学汽相淀积特性的新型制膜方法制备纳米级SiOxNy薄膜时，可使衬底处于较低工作温度下（<400°C）完成。该法适应了当前VLSI技术向低温工艺方向发展的趋势，引起了国内外学术界的高度重视[1,2]。 近年来，PECVD低温法形成薄栅介质膜在薄膜晶体管、集成电路、亚微米CMOS工艺和SiGe/Si异质结构中深受关注，获取高质量薄栅介质膜及其电学特性研究已有报道[3]，文献[4]对该法形成的SiOxNy薄膜与热氧化薄介质膜的特性进行了比较。现在研究的一个重要热点在于PECVD法低温形成这种薄膜的界面陷阱上 [5]。本研究工作正是采用雪崩热电子注入法研究这种薄膜界面陷阱特性。 2 实验 PECVD低温法形成SiOxNy纳米级薄膜实验中使用的是SiH4，N2O，NH3组成的混合气体系统，总的反应过程表达式是： 随着混合气体系统中N2O与（SiH4+NH3）比例的变化，SiOxNy膜中氮和氧的含量发生变化，从而调制着薄膜界面陷阱的物理电学特性。 2.1 样品制备 根据Nicollian等人[7]提出的雪崩热电子注入方案，本实验采用自行装配的（）雪崩热电子注入装置 [8]（由Nicollian等人雪崩注入电路和“垫高电压”两部分组成，能获得单纯的电子注入），对由PECVD法形成SiOxNy薄膜组成的MIS结构样品进行雪崩热电子注入。 通过集成测试系统，对不同注入剂量的样品，测试注入前后的高频和低频C-V特性、研究膜的界面陷阱的物理电学特性；采用俄歇电子能谱（AES）和傅里叶红外光谱（FTIR）分析膜的微观组分及其深度分布；借助椭圆光谱偏振仪测量膜的折射率与厚度；使用计算机处理测试数据及绘制实验结果曲线。 3 结果与讨论 和分别给出由SiH4和NH3（比例为10sccm：100sccm）为混合气体[N2O/(N2O+NH3)=0]作为反应物、采用标准PECVD工艺制成的纳米级SiOxNy膜的AES图和FTIR谱图。 从中看出，薄膜中的氮、氧和硅（氧化态）分布较均匀，三者所占比例分别约是：48%，17%和35%。故相对来说把该薄膜看为是富氮型SiOxNy薄膜。在界面处大约有4nm的过渡层（层内氮、氧、氧化硅的含量变化显著），界面处微观组分布较复杂 [9]。中看出，在892.62cm-1处有一个宽度较宽的吸收峰，分析发现，此峰与Si-N键相关。峰幅较大，说明膜中氮含量较高，这与 中AES得出的富氮型薄膜的分析一致。吸收峰较宽，且与纯Si3N4（850cm-1处）较窄的强吸收峰 [10]有偏离，说明膜中含有氮及类似Si3 N4成分、处于非晶状态。图中还可看出，在1107.98cm-1处有一个较宽的吸收峰，类同分析得出薄膜中含有氧及类似SiO 2成分的非晶态。在两个吸收峰之间的960.33cm-1处还有一个吸收峰，它与O-Si-N键相关，说明薄膜中含有SiOxNy成分。认真观察看到，该吸收峰的位置较接近于与Si-N键相对应的这个峰，较远离于与Si-O键相关联的那个峰，所以再次判定该薄膜中含氮量多过含氧量。 椭圆光谱仪测试指出，研制的SiOxNy薄膜样品厚度都在30nm左右。说明着研究的对象是纳米级 SiOxNy薄膜。 示出平带电压漂移ΔVFB与禁带中央电压的漂移ΔVMG随雪崩注入剂量（时间）的变化关系。图中看到，在驱动电场F0=1.8mV/cm，雪崩注入电流Idc=10-8A情形下：ΔVMG随注入时间t的增长呈现出快速增大，缓慢增加，饱和。这可被解释为：注入过程中，介质膜体内存在受主型电子陷阱（电子填充时带负电，空位时呈中性）呈现出来。注入初期，它俘获电子占优势，导致膜体内负电荷的堆积（ΔVMG很快增大）。注入过程中陷阱上俘获的电子也会发射出来，当注入到一定时间后，陷阱上俘获电子数量大了，其发射出来机会也增大，所以 DVMG增大就缓慢些。当注入到较长时间后，俘获与发射将会达到动态平衡，这时被陷的负电荷（电子数）就趋于饱和，所以ΔVMG就不再增加而趋于饱和。 按雪崩注入条件，实验得到DVFB随注入时间增长而逐渐增大。这主要是由于：随着注入的进行、介质膜体内显现出的及界面处产生的受主型电子陷阱同时在起作用。注入开始时，正如Cohen Y N等人[11]所指出的，膜体内存在的这种受主型电子陷阱俘获注入电子的速率与注入电子数量成正比（与氧化膜电场成指数关系），所以DVFB增大得比较快。随着注入时间（剂量）增大，膜体内的受主型电子陷阱俘获量增大，激发电子也逐渐增多，后来，俘获与发射达到动态平衡。然而却看出，ΔVFB随着注入t再增长还是缓慢地增大。分析认为，这主要是雪崩注入在界面上产生的受主型电子陷阱（特性上与膜体内受主型电子陷阱有所不同）在这时起作用的缘故。应该讲，雪崩注入时在界面上还产生施主型电子陷阱（电离时带正电、电子填充时呈中性），它对ΔVFB起的作用与界面上受主型陷阱相反。而实验得到的是，ΔVFB随着注入t再增长而缓慢增大。这就证实着界面上受主型电子陷阱的密度大过施主型电子陷阱。 给出从不同剂量的高、低频C-V特性实验曲线得到的界面陷阱密度Dit在禁带中分布随注入剂量的变化关系。从图中看出，Dit随着注入剂量（时间）增加而增大（由曲线1转向曲线5）。此实验结果可以这样解析：由于界面陷阱来源于悬挂键[12]，实验中雪崩注入剂量增加，热电子注入与界面碰撞机会增大，界面受到损伤程度增强、产生的缺陷（悬挂键）也就增多，故界面陷阱密度也就增加[13]，因而本实验结果证实着界面陷阱来源于悬挂键的这一物理模型。 实验曲线中又可分析雪崩注入过程界面上产生电子陷阱的特性。在注入条件为Idc=10-8A，F0=1.8mV/cm，注入时间分别是0，2，4，6，8mm （对应图中数字为1，2，3，4，5），Dit 随着注入剂量（时间）而增加，同时禁带上半部D it的增加较下半部的来得显著。雪崩热电子注入过程中，Si/PECVD SiOxNy界面上产生受、施主型电子陷阱，它们位于禁带的上、下两半部，前者密度大过后者，前者在靠近 Ec附近有较大值，靠近Ei 附近逐渐减少，后者在靠近Ev附近有次大值，靠近Ei附近同样逐渐减少。这一实验研究结论同文献[13]报道的研究成果一致。 实验研究中还发现，PECVD形成的SiOxNy薄膜、富氮贫氧薄膜的界面电特性较好，这与快速热氮化工艺制作的SiOxNy膜在富氧贫氮时具有较好的电学特性[14]不一样，这种差别可能原因是制膜方法不同，成膜的机制有异。PECVD法是利用电能将能量耦合到反应气体中去，使气体处于包含大量正、负离子的等离子体中，从而以均匀速率低温淀积形成SiOxNy薄膜；而快速热氮化工艺则是在SiO2成膜后、高温扩散氮化形成SiOxNy薄膜，氮扩散进SiO2膜（在膜体与界面处）代替氧的位置，易形成缺陷，所以氮多缺陷就多，即Dit就高，相应地ΔVFB也就大，故界面电学特性差。 本研究还获得PECVD形成纳米级富氮SiOxNy薄膜的优化工艺条件：淀积成膜射频频率为13.56MHz，功率密度为0.011W/cm2，衬底温度为350℃，反应室气压为46.55Pa，在混合反应气体（SiH4:NH3=10sccm:100sccm）中淀积6min，干氧退火致密850℃、5min，制成MIS样品在N 2气保护下退火合金化（450℃，30min）。测试了该优化工艺形成的 SiOxNy纳米膜：界面陷阱特性良好，其密度较低（3.7×1011cm-2·eV -1）；耐压范围可高达6.5×107V/cm；抗雪崩热电子注入能力及其他界面电特性都比较好。可见PECVD低温形成纳米级薄膜有它广泛应用前景。 4 结论 采用雪崩热电子注入法，研究了纳米级SiOxNy薄膜的界面陷阱特性，得到如下结论： （1）从雪崩注入剂量增加界面陷阱增加的实验结果，证实着界面陷阱来源于悬挂键的物理模型；（2）雪崩注入过程中观察到，PECVDSiOxNyy纳米膜内存在着受主型电子陷阱。随着注入的增长，而后是界面上产生的受主型电子陷阱起主导作用；（3）Dit随雪崩热电子注入剂量增加而增大，禁带上半部 Dit的增大较下半部的来得显著；（4）雪崩注入过程，Si/PECVD SiOxNy界面上产生受、施主型电子陷阱，它们位于禁带中的上、下部位，密度大小有异，变化规律也不尽相同；（5）揭示出PECVD法形成的SiOxNy纳米膜与快速热氮化制备成的这种薄膜中、氮氧含量不同，界面陷阱特性变化关系不一样，并从薄膜氮化机制不同予以合理的物理解释；（6）给出了PECVD形成纳米级薄膜的优化工艺条件，该工艺制成的膜，界面陷阱特性良好，其他的物理电学性能也较好。 | ||||||
本文摘自《半导体技术》 | ||||||
免责声明: 凡注明来源本网的所有作品，均为本网合法拥有版权或有权使用的作品，欢迎转载，注明出处。非本网作品均来自互联网，转载目的在于传递更多信息，并不代表本网赞同其观点和对其真实性负责。
