双π型RF EMIF的一种薄膜集成制造方法

时间:2007-04-29
张海鹏,秦会斌,徐振宇,梁海珊
(杭州电子工业学院电子信息学院CAE研究所,浙江 杭州 310037)

摘要:基于双π型电磁干扰滤波器(EMIF)的电路结构,借鉴了集成电路超微细加工技术,提出了与等平面超大规模集成电路工艺完全兼容的双π型EMIF电路的薄膜集成制造方法。该方法可用于制作满足未来电子系统的高频化、小型化、轻型化和片式化信号处理EMIF电路的应用需求,改善双π型EMIF电路的信号处理性能,还可将其与VLSI一起片上集成。

关键词:超大规模集成电路;超微细加工技术;电磁干扰滤波器;薄膜集成制造方法

中图分类号:TN43;TN911.7 文献标识码:A 文章编号:1003-353X(2004)02-0031-04

1引言

所谓电磁干扰就是因电磁波的传播造成设备、信道或系统性能降低的一种电磁现象。电磁干扰所造成的电磁污染不仅严重影响电设备安全经济运行,而且威胁人的生命健康和社会生活。因而国际社会对此非常重视,并已陆续推出一系列约束标准和限制措施[1,2]。

迄今为止,抑制EMI的技术措施有屏蔽、接地与滤波。其中,滤波技术是抑制传导干扰有效,也经济的信号处理技术。实际应用中只需将EMI滤波器(EMIF)接入到系统接口处,即可充分抑制双向传导干扰。目前,由于以铁氧体为电感磁芯的双π型EMIF具有更陡峭的插入损耗,基于双π型EMIF的复式混合型滤波器已在较大功率的电路中得到广泛应用[3]。但是,EMIF的广泛应用既要求具有不同于传统滤波器的宽阻带滤波特性和陡峭的滤波边沿,又要符合电子系统向高频化、小型化和片式化发展的趋势,这对新一代EMIF器件的设计与制造提出了新的挑战[4]。鉴于传统的EMIF器件难以同时满足上述要求[2,5],我们借鉴IC 超微细加工技术,首次提出了双p型EMIF的薄膜集成制造方法。

2 电路结构与工作原理

双π型EMIF单元电路结构如所示。在中,L1=L2,C1=C2。L1和L2对共模干扰信号呈现高阻抗,对差模干扰信号和电源电流则呈现低阻抗,这样就保证了对电源电流衰减甚微,同时又抑制了电流噪声。一般 L1和L2对称的绕在同一磁芯上,这样就可以在正常工作电流内,由于磁性材料产生的磁场相互叠加,即对于共模干扰信号互相加强,因而可有效抑制干扰;而对于差模干扰信号则互相减弱,从而可以避免磁通饱和[3]。

3 制造方法与工艺流程

借鉴等平面IC微细三维加工制造技术,基于上述双π型EMIF单元电路结构,提出了与IC工艺兼容的双π型EMIF电路薄膜集成制造方法。在该方法中,我们采用包括衬底在内的六层结构()。其中,独立于文献 [6]提出的平面横向螺旋同芯电感结构放大示意图如所示。

层为二氧化硅衬底,对电路起支撑作用,又为Metal1提供良好的绝缘隔离。如果要将EMIF 与微电子电路集成在同一芯片上,则获得二氧化硅衬底的较好方法为硅热氧化法、低压化学汽相淀积 (LPCVD) 四乙基原硅酸盐(TEOS)法或 等离子增强化学汽相淀积(PE CVD)法。其化学反应式[7,8]分别为

具体选择哪种方法视从哪一层开始制作EMIF 而定。

第二层为Metal1,用于制作电容器的极板、电感器的底层一半绕线及部分互连线。基于降低工艺成本、减少铝硅界面共溶毛刺和提高铝的抗电迁移能力,这层金属一般选用铝/铝、硅、铜合金溅射或真空镀膜,并加适当的粘附层和阻挡层(如Ti/TiN和TiW等)。如果该层膜不与硅直接接触,则不必在合金中添加硅,以减小互连线电阻。

第三层为Insulator1,用作电容器的层间介质、电感器的低层绕线与磁芯之间的介电隔离及多层金属互连线之间的绝缘(图中未画出)。由于已制作好的Metal要求后续工艺的处理温度不得高于450℃,加之考虑到与IC工艺的兼容性几获得较高的介电常数,此层宜采用PECVD氮氧化硅工艺制作[9] 。其反应式为:


另外,在制作过程中,可通过调节RF功率来控制离子对沉积薄膜的轰击,可以减小界面张应力[10] ,提高介电击穿强度和增大电容器极板有效面积。
第四层为软磁性铁氧体合金薄膜,即Metal2。用于制作薄膜电感的磁芯、薄膜电容的第二电极及部分金属互连线。由于不同的铁氧体材料具有不同的阻抗频率特性,因而具有抑制不同频段EMI的能力。通常磁导率高的材料适于抑制低频段EMI,而磁导率低的材料适于抑制高频段EMI。另外,铁氧体磁芯的阻抗频率特性还与其制造工艺、几何形状与尺寸有关 [11]。由于作为电感磁芯,要求具有一定的体积;而作为电容器的极板与互连线要求具有尽可能低的ESR值,因而要求该层膜具有足够的厚度,且磁芯部分则须同时具有一定面积。所以,该层膜原则上根据实际应用要求选用矫顽力较低、具有适当阻抗频率特性、饱和磁导率较高且便于低温成膜的软磁性铁氧体合金或多元纯金属源溅射成膜,并进行合理的几何设计。另外,我们在 所示的磁芯闭合位置刻蚀出相应的空气隙,这样既可避免在对共模干扰滤波时磁通饱和,又能减少磁场变化对电感外电路的干扰。
第五层为Insulator2。用作电感磁芯与其顶层绕线之间的绝缘隔离、电容器的层间介质及多层金属互连线之间的绝缘(图中未画出)。该层膜与第三层膜一样,适宜采用PECVD氮氧化硅工艺制作。

第六层为Metal3,用作电感器的顶层一半绕线,与Metal1一起作为电容器的极板,及制作部分金属互连线。该层膜以采用铝、铜合金并附加适当的粘附层和阻挡层为宜。

对于多层金属的层间互连,可采用“两步覆盖式”LPCVD钨,经过回蚀形成中间钨插塞来实现[12] 。其两步化学反应依次为


这是因为,钨的溶点高,热膨胀系数与硅相当,可接受的导电能力及LPCVD钨的内应力较低,台阶覆盖能力。

此外,如所示,由三层金属中的两层构成的压点,是为以后的实验所设计。在多单元集成EMIF中,或与IC一体化集成的EMIF中,压点所占面积部分可用于制作电容器。而且,在多单元集成EMIF中,可以通过单元间变参数设计和互连设计来增大带宽和改善带边缘性能,从而可以灵活的实现各种应用要求的小型、高频、片式多单元薄膜集成EMIF。

针对提出的双π型EMIF电路薄膜集成制造方法,并借鉴当前IC的制造技术,设计出与VLSI工艺完全兼容的双p型EMIF电路薄膜集成制造的工艺流程()。另外,可以根据实际需要确定在“五次光刻”之后是否进行表面钝化。

4 结论

双π型EMIF电路薄膜集成制造方法借鉴了当前 IC制造技术。其制造工艺与IC制造工艺完全兼容,可与IC集成在一起,从而有利于实现抗EMIF的高频化、小型化、轻型化、片式化及片上集成,降低生产成本,提高可靠性。采用该制造方法,结合现场可编程技术,通过单元间变参数设计和互连设计,可以扩大带宽,改善带边陡峭度,灵活地满足各种不同的应用要求。此外,如果选择其它绝缘片状材料作衬底,该方法也可以用来制作独立的薄膜集成EMIF电路,以适应各种电设备对分立集成EMIF电路的需求。

本文摘自《半导体技术》

  
上一篇:氟气─清洗化学气相沉积反应器腔室的创新方式
下一篇:电子束蒸发沉积ZAO薄膜正交试验

免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。

相关技术资料