740)this.width=740" border=undefined> 标准小信号模型 将Rss视为电流源,输出电阻无穷大,平衡状态下的小信号差动增益Av=gmRd,单边输出增益减半。尾流源让共模电平对偏置电流的影响尽可能的小。理想差分放大器共模增益为零,共模抑制比无穷大。 一、共模输入变化引起输出的变化 电路对称Rd1=Rd2=RdVin1=Vin2gm1=gm2=gm, Vgs1=Vgs2=VgsVin1=Vin2=Vin=Vgs+2gmVgsRssVx=Vy=Vout=-gmVgsRdAvc=Vout/Vin=(-gm)Rd/(1+2gmRss) 仅负载失配Rd1¹Rd2Vin1=Vin2=VinVgs1=Vgs2=Vgsbeta1=beat2=..." />

版图对电路的影响—差分放大器(一)

时间:2007-04-29

740)this.width=740" border=undefined>

740)this.width=740" border=undefined>

标准小信号模型

Rss视为电流源,输出电阻无穷大,平衡状态下的小信号差动增益Av=gmRd,单边输出增益减半。尾流源让共模电平对偏置电流的影响尽可能的小。理想差分放大器共模增益为零,共模抑制比无穷大。

一、共模输入变化引起输出的变化

电路对称

Rd1=Rd2=Rd

Vin1=Vin2

gm1=gm2=gm, Vgs1=Vgs2=Vgs

Vin1=Vin2=Vin=Vgs+2gmVgsRss

Vx=Vy=Vout=-gmVgsRd

Avc=Vout/Vin=(-gm)Rd/(1+2gmRss)

仅负载失配

Rd1¹Rd2

Vin1=Vin2=Vin

Vgs1=Vgs2=Vgs

beta1=beat2=beta

gm=beta*(Vgs-Vth)

gm1=gm2=gm

Vin=Vgs+2gmVgsRss

Vx=-gmVgsRd1

Vy=-gmVgsRd2

Vx-Vy=-gmVgs(Rd1-Rd2)

Avc=(Vx-Vy)/Vin=(-gm)(Rd1-Rd2)/(1+2gmRss)

晶体管失配

beta1¹beta2

gm1¹gm2

Vgs1=Vgs2=Vgs

Rd1=Rd2=Rd

Vin1=Vin2=Vin

Vin=Vgs+(gm1+gm2)VgsRss

Vx=-gm1VgsRd

Vy=-gm2VgsRd

Vx-Vy=-VgsRd(gm1-gm2)

Avc=Vx-Vy/Vin=-Rd(gm1-gm2)/[1+(gm1+gm2)Rss]

摘录自(1)

1、共模扰动频率的增加与尾流源并联的电容会使电流产生很大的变化(即使尾流源输出阻抗很大,在高频时也会变得很严重)

2、电路不对称既来自负载电阻,也来自输入晶体管。通常后者产生的失配要大得多。

i=q/t, q=cv, f=1/t 得到i=cvf,所以尾流部分的寄生电容与输入频率会影响到尾流源,进而影响到整个差动电路的性能。

740)this.width=740" border=undefined>

C=Eox * Area / Tox, 很容易看出面积越大电容也越大。 W/L = 100 / 1 的晶体管为例,画成finger =1时,diff_area_f1=100 * (1.5*2 + 1) = 400, all_area_f1=400 + (0.5*4*2) = 404;当finger =2 时,diff_area_f2 = 50 * (1.5*3+1*2) = 325, all_area_f2=325 + (0.5*6.5*2) = 331.5。每次减小重合部分的面积。设MOS宽度为W, 重合部分宽度为 dschannel长度为ggatediffcapfinger 数目为n,有(W/n+2*cap)(n*ds+ds+n*g)>=(W+2*cap)(2*ds+g),得出

n>=W*ds/[2*cap*(g+ds)]时,finger=n的整体面积大于finger=1的面积。

如果ds=x * cap, g=y *cap 则

n = [W/(2*cap)] *[x / (x+y)] ,finger=n

如果 y=z*x,其中z=g/d,则

n=W/[2*(1+z)*cap],将(1+z)*cap作为一个整体k,则

n=(W/2)*(1/k)k=(1+g/ds)*cap

上式可知k越小,n越大,也就是k越小画成多个finger的形式越合算。更直观讲就是栅宽度过大于源漏极的宽度,或者栅超出有源区很大值时,画成finger态就不太经济了。以图例的值计算结果n=60,当然拆分来画,还是要是电路的性能作为终的依据。

这里建议取n为偶数根source端在两边,drain端在中间,注意(以图为例)水平宽度与垂直高度相对比例。

尾流源器件目的是提供稳定的电流,其实可以是镜像电流源的一部分,所以画法已经在上次讨论过了。不过考虑与另一晶体管相距较远,应以metal 作为连线。

740)this.width=740" border=undefined>

晶体管失配会造成很大的影响,为保持晶体管的匹配通常的做法有,中心对称和质心对称(交叉对称)法,这些可以运用在制程偏差很大的项目中。在先进的工艺里,这方面的所占的比重在逐步下降,甚至可以忽略,在种情况下的匹配就是将晶体管尽量靠近,比如共用。

二、差模输入变化引起输出的变化

电路对称:

Rd1=Rd2=Rd

Vgs1=Vgs2=Vgs

gm1=gm2=gm

Vx=-Vy

Vx-Vy=2Vx

Vx=-gmVgsRd

Vin1=-Vin2

Vin1-Vin2=2Vin1

Vin1=Vgs+2gmVgsRss

Avd=(Vx-Vy)/(Vin1-Vin2)=Vx/Vin1=(-gm)Rd/(1+2gmRss)

仅负载失配

Rd1¹Rd2

Vgs1=Vgs2=Vgs

gm1=gm2=gm

Vx=-gmVgsRd1

Vy=gmVgsRd2

Vx-Vy=-gmVgs(Rd1+Rd2)

Vin1=-Vin2

Vin1-Vin2=2Vin1

Vin1=Vgs+2gmVgsRss

Avd=(Vx-Vy)/2Vin=(-gm)[(Rd1+Rd2)/2]/(1+2gmRss)

仅晶体管失配

beta1¹beta2

gm1¹gm2

Vgs1¹Vgs2

Vin1=-Vin2

Vin1-Vin2=2Vin1

Vin1-Vgs1=Vin2-Vgs2

2Vin1=Vgs1-Vgs2

Vin1=Vgs1+(gm1Vgs1+gm2Vgs2)Rss

Vin2=Vgs2+(gm1Vgs1+gm2Vgs2)Rss

Vin1=-Vin2

Vgs2=-Vgs1(1+2gm1Rss)/(1+2gm2Rss)

Vx=-gm1Vgs1Rd

Vy=-gm2Vgs2Rd

Vx-Vy=-Vgs1Rd(gm1+gm2+4gm1gm2Rss)/(1+2gm2Rss)

2Vin1=2Vgs1(1+gm1Rss+gm2Rss)/(1+2gm2Rss)

Avd=(Vx-Vy)/(Vin1-Vin2)=(Vx-Vy)/2Vin1

Avd=(-Rd/2)(gm1+gm2+4gm1gm2Rss)/(1+gm1Rss+gm2Rss)

三、视Rss为电流源时,

(Vx-Vy)/Vin1du to vin1=(-Rd1)/[(1/gm1)+(1/gm2)]-Rd2/[(1/gm2)+(1/gm1)]

(Vx-Vy)/Vin2du to vin2=(Rd2)/[(1/gm2)+(1/gm1)]-(-Rd1)/[(1/gm1)+(1/gm2)]

Avd=(Vx-Vy)/(Vin1-Vin2)=-(Rd1+Rd2)/[(1/gm1)+(1/gm2)]

如果Rd1=Rd2=Rdgm1=gm2=gm,则Avd=-gmRd

如果Rd1=Rd2=Rdgm2=2gm1=gm,则Avd=(-4/3)gmRd

这些资料还没有整理完,因为拖得太久就先贴出来与大家共同探讨。本篇中,着重讨论了共模和少部分差模情况,在后续的内容中,会从相关问题为出发点来进行整理,比如,增益减小、摆幅下降、输出频率下降、相位位移、噪音干扰等,这些都是我们应该知道的,问题出现了我们要做些什么?

[参考文献]

1、《模拟CMOS集成电路设计》 --- Razavi

2、CMOS模拟集成电路设计》— Allen


  
上一篇:IC制造工艺与光刻对准特性关系的研究
下一篇:掩膜制造业回顾与展望

免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。

相关技术资料