深亚微米IC物理设计流程中的串扰控制

时间：2007-04-29

Crosstalk Noise Control in Deep Submicron Physical Design Flow

王胤翔　周凤亭　陆生礼　

摘　要：信号完整性的设计收敛已经成为当前深亚微米集成电路物理设计流程中的关键问题.对信号完整性收敛产生不利影响的有三个因素:串扰、直流电压降和电迁移.其中影响的是串扰,串扰噪声会产生大量的时序违规、逻辑错误.主要关注基于串扰控制的物理设计方法,包括新的流程、各个设计阶段对串扰的分析及修正的方法,以达到快速的时序收敛.并且根据真实的设计实例,提出了几点有效的控制串扰的方法和对于信号完整性管理比较有价值的观点.
关键词：信号完整性;串扰噪声;噪声预防;噪声修复
分类号：TN402 　文献标识码：A
文章编号：1005-9490(2005)01-0146-04

基金项目：国家自然科学基金低功耗内建自测试的可测性设计方法研究(60176018).
作者简介：王胤翔,男,汉族,在读研究生,现从事SoC芯片后端设计的研究,wyx@seu.edu.cn;陆生礼,男,教授.
作者单位：王胤翔（东南大学国家专用集成电路系统工程技术研究中心,南京,210096）　
　　　　　周凤亭（东南大学国家专用集成电路系统工程技术研究中心,南京,210096）　
　　　　　陆生礼（东南大学国家专用集成电路系统工程技术研究中心,南京,210096）　

参考文献：

[1]Astor用户手册[S].
[2]Physical Compiler用户手册[S].
[3]PrimeTime SI用户手册[S].
[4]Murat Becer, Ravi Vaidyanathan, Chanhee Oh, and Rajendran Panda, Crosstalk Noise Control in an SoC Physical Design Flow[J],IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, APRIL 2004,23(4).
[5]Fabrice Caignet, Sonia Delmas-Bendhia, and Etienne Sicard, The Challenge of Signal Integrity inDeep-Submicrometer CMOS Technology[C].In: PROCEEDINGS OF THE IEEE, APRIL 2001,89(4).

收稿日期：2004年10月26日

出版日期：2005年3月1日

上一篇：Magma用户组大会多篇论文分享IC物理设计技巧

下一篇：在IC物理设计中应用层次化设计流程Hopper提高产能