将设计移植到结构化ASIC可让你利用与原始FPGA原型设计相似的架构，这样无需ASIC设计经验以及昂贵的开发工具便能构建复杂的ASIC。 在过去很长的一段时间里，大部分OEM系统设计工程师利用FPGA为系统级原型和验证实现定制数字逻辑。由于用FPGA无法达到预期的生产成本目标，所以设计工程师在量产的时候纷纷转而使用ASIC以为降低成本。直到近期，ASIC设计还仅限于基于单元的ASIC解决方案。近，新型的结构化ASIC的问世使人们在基于单元的ASIC之外又多了一种选择。结构化ASIC具有与基于单元的ASIC几乎媲美的密度、速度、功耗，以及更低的NRE费用、更短的开发周期，并具有良好的兼容性和低成本设计工具，这些都让结构化ASIC在性能要求不特别高的应用中成为理所当然的选择。因此，结构化产品将在今后的ASIC市场上扮演越来越重要的角色。结构化ASIC架构基于一些预设好的功能块(逻辑功能、定时脉冲
发生器、
存储器和I/O)，这些功能块以结构化的方式被嵌入基本阵列中。ASIC的区域主要由实现逻辑功能的宏功能块组成，同时还有一些固定数量的存储器功能块。存储器功能块有时集成在宏功能块里，并分布在整个阵列中，有时它们也会作为更大功能块被嵌入阵列的。区域里也会包括专用的嵌入式功能块，例如定时脉冲发生器，这些功能块被用来优化性能并执行个别设计(由结构化阵列实现的)的频率合成操作。如今，大多数结构化架构都很灵活，完全可以嵌入更多更复杂的IP功能块，比如
微处理器等。
结构化ASIC与门阵列 尽管结构化ASIC具有预扩散特性，但它和以前的门阵列器件仍有许多不同之处。门阵列器件利用预扩散
晶体管控制生产周期，而结构化ASIC则关注设计周期和减少从设计概念到备齐物料的时间。这就是为什么ASIC产品往往包含内置测试电路和预设计的
电源栅格的原因。这也许不会在生产周期上省很多时间，但在硅结构进行这些预设计，逻辑设计师们却省下很多时间，也不必为复杂的测试和信号完整性验证而购买专用工具了。结构化ASIC通过这种“生成即保证正确(correct-by-construction)”的方法直接控制设计周期和生产周期，这是超越门阵列产品的一个重大进步。a以AMI Semiconductor公司的XpressArray为例，描述了结构化ASIC的架构。在这个架构中，定时脉冲发生器DLL和PLL函数已经过预设计，并被嵌在I/O环(I/O ring)旁边的阵列。焊盘环(pad ring)里8个I/O组的每一组都经过预设计，以适应几个电源电压中的其中一个。这种灵活的焊盘环架构令I/O组中每个I/O缓冲都能被编程成任何一个可用的I/O标准。
其次，另一个重要方面是在器件中预设计并嵌入了可测试性设计(DFT)功能。此外，目前结构化阵列中的DFT功能和工业标准的CAD工具是兼容的。与基于单元的ASIC相比，这个特性能减少开发时间和前期的NRE投入。Xpressarray灵活地预设计了DFT功能，并在宏单元中包含DFT扫描复用器(scan multiplexer)。同时，针对每个特定设计的需要，布线工具可以布好复用器和触发器之间的走线。这种特性优化了设计流程并可适应多时域设计，而不必为没有用到的触发器消耗功率。还有一个特性就是物理设计的关键性能(如时钟分配和电源总线)常常都是预设计的。在这一方面，基于单元的ASIC设计需要耗费很多宝贵的工程时间、费用和开发进程。举个例子，设计工程师可通过架构的固定布局对结构化ASIC的底层规划进行预设计，但可能要用数周到数月时间进行基于单元的ASIC设计的底层规划，从底层规划和静态时序分析都需要反复修改。
宏阵列 在结构化ASIC的部分是一个“宏阵列(sea-of-macros)”架构，它为每一个特定设计实现定制逻辑。b详细给出了XpressArray里单个宏的配置，这个配置被复制用于并遍布整个宏阵列架构。一个宏，或者一组宏，可以被用来在整个结构化ASIC中实现逻辑功能。c说明了如何定义宏功能，以及通过金属化层实现OEM定制设计。
在这种架构里，嵌入式存储器功能块有效。这些存储器功能块可以作为宏功能块设计的一部分，分布在整个里，同时它们也可以作为一个独立功能块嵌入架构中。在a和1b中，存储器都已经过预设计，并在阵列中与宏集成。每个宏都有8b的存储器，通过将多个宏组合在一起，可构成一个512b的存储器功能块。每一个存储器功能块在设计过程中可被设置成1×512b、2×256b、4×128b、8×64b和16×32b。有了功能库，预设计的存储器库可实现从系统RTL定义到ASIC的自动化通道。当结构化ASIC和基于单元的ASIC两者中进行选择，要权衡很多因素，其中关键是要考虑工程时间所需要的投资、CAD工具、NRE费用还有时间表。分别是选择FPGA、结构化ASIC和基于单元的ASIC开发定制逻辑的典型时间表。尽管这些时间表在业内广为大家熟知，但是它却并不能反映OEM系统设计工程师们在选择解决方案时对整体开发进度时间的考虑。
OEM系统设计工程师们往往为他们的定制逻辑需求选择FPGA开发原型。因此，OEM开发小组首先考虑的是FPGA架构和另外两种ASIC架构的兼容性，然后才会把FPGA转化为结构化或者基于单元的ASIC中之一。大多数的情况下，设计工程师们发现结构化ASIC架构和原始的FPGA设计为兼容，这种兼容性令FPGA设计转为结构化ASIC时转换更为直接，这让他们的ASIC解决方案设计过程更快、风险更低、投入更少。由于这种架构和原始的FPGA设计相似，OEM系统设计工程师可通过利用为FPGA开发的RTL代码，将设计移植到结构化ASIC。Synplify Pro等工业标准工具可被用来为FPGA解决方案设计开发RTL代码。因此，工程师可利用Synplify ASIC等工具重新定义FPGA RTL代码以用于结构化ASIC。XpressArray让这个过程更为直接，因为它支持直接替代硬件的功能。从FPGA到结构化ASIC的无缝移植可以将一个典型设计开发周期缩短四周。
作者：John Gallagher，email: Johng@synplicity.com，David Locke，Synplicity公司
