将设计移植到结构化ASIC可让你利用与原始FPGA原型设计相似的架构，这样无需ASIC设计经验以及昂贵的开发工具便能构建复杂的ASIC。 映射能力是关键 当OEM系统设计工程师考虑为FPGA移植选择ASIC时，他们也会考虑将所有FPGA技术映射到ASIC的能力。OEM设计工程师们可能用到了FPGA的特性，比如
存储器初始化、DLL时钟管理功能以及独特的I/O标准。很大程度上，工业应用的基于单元的ASIC库并不支持直接替代这些功能中的大多数，但结构化器件则能够直接替代大多数FPGA特定功能。选择基于单元的ASIC用于FPGA移植，系统设计工程师可能需要重新定义ASIC的架构以实现相同功能，这将阻碍利用ASIC设计降低系统成本的目标的实现。此外，从系统设计到结构化ASIC设计的过程是完全自动的。ASIC产品的提供者同时提供预设计的功能库，该功能库能优化从RTL代码到宏配置的映射。这些库与如Synplify ASIC一样的通用CAD工具，可让系统设计工程师把精力放在设计关键点上，即ASIC设计定义和性能优化。和基于单元的ASIC比较起来，结构化ASIC设计还有一个关键性好处，那就是设计师们对综合工具的熟悉程度不要求那么高。由于结构化ASIC包含了预定义的底层金属化层还和经过预优化的宏单元，因此其综合流程具有很多优点：线负载模型更加；底层规划更容易；IP集成流水线化(简单且高效)；可从RTL获得并且自动实现存储器，且不需要编译和示例；可综合之前就考虑
电源栅格，而不是在综合之后考虑电源栅格。进一步说，ASIC的“结构”让EDA供应商们可定制他们的工具，以便在交付给客户之前自动考虑到供应商特定的设计规则检查和电源栅格分析等的问题。这样做，不仅使设计过程流水线化，而且也降低了设计风险，因为交付问题在工具中就已得到解决，而无需通过ASIC供应商解决。和基于单元的ASIC解决方案相比，结构化ASIC还在工程和开发进度上具有优势。对这两种方法的设计流程进行了总结。这两种设计流程具有很大不同，当OEM系统设计工程师们选择设计方法时，这些不同将影响对所需的工程支持、成本及对日程的评估。
DFT有助于节省工程时间和成本 设计过程的DFT阶段可节省更多的开发时间、工程支持和成本。结构化ASIC产品通常具有一个包含了预设计DFT功能的架构。例如，XpressArray产品在每个独立的宏中都包括一个具有触发器的DFT扫描
复用器，这大大减少了管理DFT定时问题所需的工程努力。在基于单元的ASIC设计中，触发器和DFT函数是互相独立的单元。由于这些单元之间的物理走线根据不同的触发器而不同，所以通常基于单元的ASIC具有大量的DFT定时问题，这终导致需要更多工程努力去解决这些问题。结构化ASIC的设计工程师也认识到：和基于单元的ASIC相比，结构化ASIC节省了大量的工程时间。这得益于在设计过程中省去了底层规划这个设计过程。结构化架构被预设计成具有内在的底层规划。例如，XpressArray产品中的I/O、存储器、定时脉冲
发生器被都预设计成在架构中具有固定布局。尽管基于单元的ASIC在布局这些功能时有更多的灵活性，但由于物理设计上的变化，它们也需要在物理设计布局上反复尝试以解决定时和封装问题，这都要耗费大量工程努力和时间。与基于单元的ASIC相比，OEM系统设计工程师们也意识到结构化ASIC在原型生产过程中节省的巨大费用和时间。例如，采用结构化ASIC，从设计签收(sign-off)到完成原型生产通常需要一到两周的时间；同样情况下，采用基于单元的ASIC却需要八到十周。可节省成本是因为阵列的预设计部分的模具成本是多个设计共享的，而基于单元的ASIC的每个掩模步骤都需要定制模具。例如，0.18微米XpressArray设计的专用模具成本仅有3万美元，而0.18微米基于单元的ASIC的模具成本高达30万美元。设计工程师们可以清楚看到选择结构化ASIC具有很多优势：NRE费用仅为基于单元的ASIC的小部分；每个部分的开销都比FPGA低；基于FPGA的原型可无缝移植到ASIC。另外，定制的综合技术还带来另一个好处——性能。这也许很让人吃惊，因为很多人认为结构化ASIC架构的性能不如基于单元的ASIC好。但是通过定制综合过程，大多数的性能可以通过设计工具得以实现。定制综合利用器件的直接信息为功能选取一个理想的单元，并针对这个独特架构，专门调整数据通路和算术运算的生成。通过固定触发器、反相器、复用器和NAND的比例，定制综合将确保满足不同类型单元的比例要求，从而改善定时和尺寸性能。
作者：John Gallagher，email: Johng@synplicity.com，David Locke，Synplicity公司
