运放稳定性（5）：单电源缓冲器电路的实际设计
| 作者：Tim Green，德州仪器公司 |
| 本系列的第5部分将着重讨论"实际"应用，我们到目前为止所学会的技巧和经验都将得到应用，帮助我们方便地稳定一个复杂的电路。我们将设计一个通用单电源缓冲放大器（将2.1V 缓冲至4.1V参考），5V单电源供电使它能够线性地工作，可提供较大的输出电流（>13mA），并在 -40°C 至 +125°C工作温度范围的飘移为0.4V。虽然可将该电路用于许多应用中，但我们仍将简要介绍一下促使给出这个设计的原因，并解释为何没有现成的电路可用来完成此项工作。我们这里采用综合技术来开发器件网络，以提供一个证明对许多运放应用都有益的稳定电路。 技术背景： 在实际应用中，惠斯通电桥的一个常见应用就是压力测量。如图5.1所示，随着所加压力变化，很多这种压力传感器都具有明显的二阶非线性特性。 除了随所加压力变化而产生的非线性外，许多压力传感器随温度变化在偏移量和范围上也有非线性特性。用来校正这些误差的一种现代解决方法是在压力传感器中内置电子电路，然后将电子电路与压力传感器作为一个模块，随着温度的变化进行数字校准。一种适用于此类用途的IC是由德州仪器公司提供的Burr-Brown产品PGA309（如图5.2所示）。此输出电压已经过数字校准的传感器，其信号调整IC包含有一个模拟传感器线性化电路，该电路将输出电压的一部分反馈至传感器的电压激励引脚，从而以20:1的改良比例对二阶非线性进行线性化。因此，VEXC引脚将随传感器所加压力的变化而对其电压进行调整。此电路的一个局限就是其传感器激励引脚VEXC，在工作温度范围内限制在5mA输出电流上。这里我们遇到了一个两难的境地，即如何用一个阻抗来激励要求电流超过5mA的传感器。 设计要求：
图5.3详细给出了主要的设计指标。我们希望用一个容差为10%的5V电源来供电。我们需要一个统一增益缓冲器，因为我们不希望在PGA309线性化环路中引入任何误差。由于PGA309在VEXC引脚上有很宽的可编程范围，因此我们需要容纳从2.1V至4.1V的电压范围。我们的传感器阻值为300?。因此，对于4.1V的输出电压，我们至少需要提供13.6mA的电流。PGA309线性化电路具有大约35 kHz的带宽。由于环路闭合的方式，我们的缓冲器带宽至少要等于或大于线性化环路的带宽。我们将目标定为100kHz的小信号闭环带宽。对于我们感兴趣的传感器应用来说，大信号响应若有1V/μs的摆动速率就足够了。该设计在从 -40°C 至 +125°C的温度范围内应该是稳定工作的。因为我们不希望由于缓冲器的原因而在应用电路中引入任何额外的误差，因此我们需要一个在运放共模输入范围内不会有任何交叉失真的电路。我们将简要讨论一下这个问题，因为它几乎对所有CMOS单电源轨至轨输入 (RRI) 运放来说都是一个问题。
对于轨至轨输入运放，传统的解决方案是将N沟道和P沟道MOSFET并联使用来实现轨以外的摆动。问题是这里存在着一个过渡区，如图5.4所示，此处两对晶体管都是打开。在此区域，PSR、CMR、偏移电压及偏移漂移都与通常情况不同。现代解决方法采用正在申请的低噪声电荷泵浦技术，来避免使用传统技术中的并联N沟道与P沟道MOSFET。这样就能消除偏移量被打乱的过渡区。在整个共模范围内，OPA363和 OPA364均有线性偏移。上面给出的典型曲线是对1.8V电源来说的。当电源电压升到 +5V时，VOS的变化及非线性特性将变得更差。因此，为获得共模输入电压下的线性度，我们将采用OPA364。
设计拓扑：
既然我们知道我们所拥有的电压空间很少，那么让我们使用双极型晶体管而不是MOSFET，因为双极型晶体管的Vbe大约为0.65V，而MOSFET的栅－源电压可能为2V或更大。此外，让我们使用如图5.6所示的射极跟随器结构。由于将超出电压空间，因此，如图5.6所示，在任何温度下都无法使用射极跟随器结构，且在 -40°C温度上情况差。
让我们先保留双极型晶体管，因为我们还是只有很少的电压空间。但让我们把晶体管变成一个PNP型，如图5.7所示。现在我们看图5.7所示的拓扑结构时觉得它看起来有点奇怪。乍一看，我们可能认为它似乎像使用了正反馈而且即将产生振荡！但经过进一步检查后我们会发现，事实上通过T1我们获得了一个180度的反相。我们可以直观地看到随着U1输出的降低，更多的基极电流被驱动流过T1的基极，这将导致更多的电流流入T1的集电极并流过负载RL。然后这又会导致VOUT增加。因此U1输出的降低将导致VOUT的增加。由于这个反相，我们的电路拓扑将用负输入U1来作为输入，而将正输入U1作为反馈点。
我们将增加一个R1来限制 OPA364在启动或瞬态条件下所需的瞬态或直流电流。R1还将运放的输出与晶体管T1的寄生电容进行隔离，这样就提供了一个地方，如果需要的话可方便地加入稳定性网络。
1/β分析：
现在我们开始对缓冲器电路进行稳定性分析。首先，图5.9详细给出了直流1/β项的计算。假设T1拥有hfe = 200的电流增益，300?负载需要从缓冲器电路上得到4.1V上的13.67mA电流。这意味着T1处的基极电流将需要68.35uA。假设T1的压降Vbe 为0.7V，我们将看到VOA将需要4.2658V电压来提供T1所需的基极电流。如图5.9所示，这意味着OPA364的输出电压若有0.0342V的变化，将导致13.67mA的电流流入RL。因此，我们可以计算在此电路中与电压有关的β项，得到的计算值为119.88。对直流1/β，这意味着 -41.5dB的值。对大多数运放电路而言，1/β通常是一个正数，但我们所开发的技术仍然有效，并使我们能分析此电路拓扑。通过在运放电路的反馈路径中增加增益，我们就得到了一个负的1/β值。我们知道，在晶体管T1中有寄生电容，我们猜测它可能会在反馈路径中引入几个高频极点--亦即1/β曲线上的零点。但无论是从器件数据资料来看，还是经过和经验丰富的IC设计者就如何在环路分析中方便地确定电容的影响进行长时间讨论以后，这一点也并不十分明显。因此我们将获取制造商的SPICE晶体管模型，并用Tina SPICE仿真来为我们演示它们应位于何处。 图5.10显示我们如何用Tina SPICE电路来寻找可能出现的高频极点。请注意，我们使用了一个直流电压V1，它设置了我们的直流工作点，这样晶体管T1就在其实际工作点附近被偏置。这能保证我们能获得适当的交流分析结果。
图5.11给出了我们寻找高频极点的仿真结果。我们注意到，对RL = 300? 来说直流1/β值为 -30.89dB。我们用一阶分析得到的预测值为 -41.5dB。如同实际的结果，仿真结果也依赖于实际使用的晶体管。对于RL = 820?，仿真结果表明直流1/β值为 -39.6dB。我们确实希望β值会随负载的增加而增加（1/β值降低）。VOUT保持不变，但负载增加时IOUT减少，因此基极电流变小，ΔVOA也变小。这就说明，将β设为较大值（1/β设为较小值）时VOUT /ΔVOA将变大（负dB数量级更大）。我们看到高频极点在大约736kHz处。为便于使用一阶分析，我们取直流 1/β值为 -40dB而高频极点为1MHz。根据我们关于稳定性的一阶闭合速度准则，我们发现电流缓冲电路是不稳定的（fcl处的闭合速度为40dB/Decade）！
作为对我们的不稳定性预测的快速验证，我们对如图5.12所示的现有缓冲器电路做了一个Tina瞬态分析，这类似于我们的实际稳定性测试。如图5.13所示，我们发现它振荡得很严重！
我们在实验室建成了缓冲器拓扑w/o补偿结构，以100Hz方波激励的结果如图5.14所示。现在，通过预计电路的不稳定性，我们"闭合了环路"。通过用一阶分析预测，再用Tina SPICE仿真，在实际电路中证明这个电路如同预计的一样，是不稳定的。振荡的准确频率与SPICE仿真结果并不相同，这是因为使用了别的晶体管来代替T1，就算实验室有2N3906可用的话，也无法得到2N3906在 SPICE模型中所具有的确切参数。
为进一步进行我们的一阶稳定性分析，我们需要从数据资料中找到OPA364的Aol曲线，曲线如图5.15所示。
图字（上下、左右）：开环增益/相位与频率关系、电压增益（dB）、相位 (°)、频率 (Hz)。
如果我们将1/β曲线转化成β曲线的话，我们将更容易将需的1/β曲线综合至器件中。正如我们在反馈环路中"围绕"缓冲器电路一样， 我们可以更容易地知道在哪里增加所需的极点和零点。如图5.17所示，我们利用有关β和1/β互为倒数的知识，可方便地画出β曲线。在 FB#2 中我们需要增加fZ3。而在FB#1 中我们则需要增加fz1、fp2与fz2。由于晶体管T1的寄生电容，fp0已经存在。
当我们看图5.18时，我们首先环顾FB#1周围，找出在哪里我们可以方便的加入fz1、fp2及fz2。由于在我们以β+视图沿着环路的行走过程中，fz1是一个极点，因此我们可以方便的通过增加 C2来加入该点，且可以利用已有的R1来使用它。fp2作为β+视图中的零点，可以通过电阻R3与C2的串联来加入。fz2作为β+视图中的极点，可以通过增加电容CL与负载电阻RL并联来实现。事实上，CL起了双重作用。除有助于提高回路的稳定性外，它还作为阻性电桥负载的局部高频旁路，这里用RL来表示。FB#2 要求我们加入β-视图中的极点fz3。这可通过增加反馈电容C1与输入电阻R2来实现。鉴于完整性，我们考虑是否要将RO的影响包括进来，RO是我们在计算β 和 1/ β时运放的开环输出电阻。对于OPA364，RO为160?。对FB#2来说，VOA是RO与T1基极输入（它看起来是个大阻抗）的中点。对于FB#1，RO 与R1串联，为500?，这对我们的一阶分析来说并不会带来很大的误差。因此在此电路中，对于一阶分析，我们可以忽略RO的影响，同时检查与使用Tina SPICE仿真的结果是否相接近。
CMOS放大器与Aol注意点：
一个关于Aol和CMOS的注意点。随着CMOS放大器输出负载的增加（负载阻值变小），Aol曲线的直流部分在数值上减小。对如图 5.19所示的OPA364电路，我们看到VOUT上有一个2M?的负载。图5.20给出了用这个负载时，对Aol曲线的Tina SPICE仿真结果。我们注意到图5.20中的直流Aol值在10Hz时扩大到大约118dB，这与图5.15中的数据资料Aol曲线不相符。
图5.21所示电路在OPA364的输出上加了10k? 的负载。这是在OPA364数据资料Aol曲线中给定的。我们对负载为10k? 的OPA364（图5.22）所进行的Tina SPICE仿真结果与数据资料Aol曲线相符。因此，在单电源缓冲器Tina SPICE分析中，所给出的未加负载的OPA364 Aol曲线也是正确的。因此这个OPA364 SPICE模型准确地模拟了OPA364 CMOS放大器在实际电路中的行为，即低频情况下输出负载改变时Aol的变化。
终缓冲器分析：
现在我们将用如图5.23所示电路来对我们的补偿缓冲放大器电路进行Tina SPICE分析。通过一个Tina SPICE交流分析运算，我们能得到图5.23列出的公式所表示的所有感兴趣曲线。
在图5.24中，我们可以看到OPA364 Aol曲线和1/β+曲线及1/β-曲线。请注意，正如我们所预计的，在任何给定频率下，1/β曲线的增益比1/β+曲线及1/β-曲线都要低。同样需注意的是，与我们的一阶分析相比，这些Tina SPICE仿真曲线与我们所预计结果的相符！
那么，如果想对我们的稳定性画面进行仔细查看的话，我们可以使用从Tina SPICE得到的环路增益幅度和相位曲线（见图5.25），从而可详细地查看我们在综合一个稳定的统一增益缓冲电路中的工作。我们的一个目的是避免相位余量在频率小于fcl时降低到45度以下。我们的结果不错，但在300kHz附近稍微下降到了45度以下，从那以后相位余量上升直至超出频率范围。
图字：VOUT/VIN交流响应：VOUT/VG1
在我们的一阶分析曲线Aol、1/β+、1/β -及1/β曲线中，我们将增加一条预计的VOUT/VIN曲线以用于闭环交流响应（见图5.27）。从直流到fpx U1，OPA364充当一个带有积分器功能的误差放大器，这样就迫使VOUT与VIN相匹配。在fpx处，由于XC1/R2 =1，积分器被强制设置成增益为1。从fpx 到 fpy ，由于XC1/R2的存在，VOUT/VIN继续以 -20dB/decade速度下降。在fpy处， VOUT/VIN继续沿Aol曲线下降，这是因为没有余下的环路增益（Aolβ）可用来校正误差。
图5.28给出了用Tina SPICE仿真得到的VOUT/VIN结果，该结果也表明它与我们从一阶分析得到的预测一致。我们还注意到，我们达到了缓冲放大器电路100kHz小信号带宽的初目标。
现在，让我们根据实际的稳定性测试，在Tina SPICE上运行一个瞬态分析测试来查看过冲与振铃现象。图5.29给出了该电路。
从Tina SPICE瞬态分析得到如图5.30所示的结果，表明VOUT没有表现出过大的过冲和振铃，这是我们从环路稳定性分析中所预计到的。此外，我们还监测了在快速200mV阶跃变化时（从4V升至4.2V，又返回）从OPA364流入和流出的电流。这里，也没有产生过大的电流尖峰，我们可以预计，我们现在的缓冲放大器电路运行良好、耐用、稳定、真实且具有统一增益。
但等一等，这还不是全部。我们还在实验室实际电路中增加了稳定性网络，并对它进行了瞬态稳定性测试，结果如图5.31所示。真是令人愉快的成功！我们从使用一阶分析，到使用Tina SPICE仿真，再到使用实际电路稳定性测试，都证实了我们的缓冲放大电路是稳定的。我们的分析与综合技术证明是行之有效的，它得到了一种稳定、可靠、单电源、大电流的缓冲放大器电路。
|
