Viterbi译码器STEL-2060C及其应用 (图)

前言
　　提高信息传输的可靠性和有效性始终是通信工作所追求的目标，纠错码是提高信息传输可靠性的一种重要手段，而Viterbi译码器作为很有效的信道编码方式得到广泛应用，它与卷积编码共同完成前向纠错以改进在多噪及衰落信道下译码的准确性、增强数字通信系统的性能。Inter公司生产的STEL-2060C则是专门设计的VB译码器，该芯片中还提供了误比特率BER监视器及解扰器，该解扰器可允许发端对数据加扰来防止调制信号中存在的长1或长0串。

STEL-2060C的特点
　　STEL-2060C具有以下典型特征：具有45Mbps的运行速率；允许收缩的码率范围宽，可为1/2、2/3、3/4、4/5、5/6、6/7、7/8；具有内部解收缩、自适应同步能力；优化的接口以便与BPSK或QPSK解调器协同工作；具有差分译码器、解扰器、内部BER监视器及其测量电路；在误比特率时有5.2dB的编码增益；多个STEL-2060C芯片复合并行使用可给系统提供更高的数据速率。
　　是STEL-2060C的原理框图，其中的一些主要管脚功能简述如下。
　　● DCLKIN是译码器的输入时钟，是一个频率为45MHz的方波。当系统处于内部收缩模式时，它是译码器中所有内部同步功能部件的参考时钟；在外部收缩模式下，它由SYMCKIN输入钟产生，同时DCLKIN输入管脚接地。
　　● SYMCKIN是符号调整及解收缩电路的内部参考时钟，是频率为90MHz的方波，在并行输入模式下其频率应等于fDCLKIN/2R，串行模式下的频率为fDCLKIN/R，其中的R是当使用内部解收缩模式时的译码速率。
　　● G12-0，G22-0：译码器输入的3位软判决符号，根据输入端PARL和RATE2-0（RATE2-0提供译码速率的选择）的状态可串行或并行输入给译码器。
　　● PARL为高时，符号以并行方式输入，G1符号使用G12-0管脚、G2符号使用G22-0管脚；当PARL为低时数据串行输入，G1、G2符号均使用G12-0管脚。
　　● COUNT7-0是8位输入，定义了当EXTSEL输入为高时，信号在自适应同步电路中的时间长短，若该时间段内的再归一化计数值超过了自适应同步门限值，则意味着系统处于失步状态。
　　● THR7-0的8位输入定义了当EXTSEL为高时自适应同步的门限数值大小，该门限值为系统是处于失步还是同步状态提供参考。
　　● EXTSEL输入为高时，关于COUNT7-0及THR7-0的信息就从相对应的管脚得到；当设置为低时关于两者的信息从写入地址0和1的数据中得到。
　　● PNCG1、PNCG2这两个管脚设置为低时使用内部解收缩方式；当其均为高时，说明符号G1和G2在编码器端都进行了收缩过程，那么符号会在时钟SYMCKIN的上升沿持续期，且当PNCG1和PNCG2为高时进行解收缩。
　　● OOS输出管脚作为系统失步的标志，当其为高时意味着内部自适应同步电路的再归一化计数值已超过了由THR7-0信号所设置的门限值，即只要系统处于失步状态则OOS一直为高。
　　● AUTO是从内部自适应同步电路中反馈回的信号，每次当再归一化计数值超过自适应同步门限值，即系统失步时，在DCLKIN的一个时钟周期内给出一高脉冲；注意当应用内部自适应同步电路时，该输出端应与输入管脚SYNC相连。
　　● DATA7-0是数据线，所有的输入、输出及控制信号都通过该数据线进入系统。
　　收缩（增信删余）与解收缩
　　收缩（亦可称为增信删余，punctured）、解收缩及自适应同步是该VB译码器的关键，这里简单介绍其基本原理并指出在实际应用中应该注意的地方。
　　STEL-2060C中分为外部和内部两种解收缩方式。外部解收缩模式适用于所有码率，通过PNCG1和PNCG2输入信号指示出在编码器中哪个符号进行了收缩过程。当其中的一个信号为高电平时，相应符号输入端的数据会被忽略，在符号G1或G2的已收缩符号处补0来完成解收缩。内部解收缩模式支持码率为2/3、3/4、7/8的序列，自适应同步过程会自动查找正确的删余位置并将收缩符号重新插入来实现解收缩。应用时注意用来将符号读入、读出的时钟SYMCKIN和DCLKIN，这两个时钟的速率根据使用模式及码率的不同而变化。在STEL-2060C的解收缩电路中，首先应使输入符号与SYMCKIN时钟信号同步，并注意电路中有内部定时要求，即DCLKIN钟的下降沿应比SYMCKIN钟的上升沿相差少8ns的数值，否则在数据传送过程中会出现差错。
　　自适应同步
　　在使用STEL-2060C VB译码器的通信系统中，只有当输入符号G1和G2以正确的顺序输入到译码器时，译码器才能正确工作，那么如何辨别出符号G1和G2就是自适应同步要解决的问题。该芯片利用已收到的数据序列对系统持续变化的参数进行周期性地归一化使其保持在要求的数值范围内。若再归一化过程发生的过于频繁，则暗示着系统没有收敛，处于失步状态，需要进行自适应同步。再归一化的速率是由门限参数决定的，门限参数是一个8位数，由输入给出，当再归一化计数超过门限参数值时，OOS输出高电平，AUTO输出在一个时钟周期内给出一高电平（如计数窗N所示）。合适的门限设置取决于信噪比的数值、码率以及G1和G2输入端的信号电平。若输入的信号幅度达到峰值，则门限初始值的确定根据不同的码率来设定，若想得到更可靠的结果，可以通过较长时间段内的数值平均过程得到，但这同时也增加了系统判决时间。
　　为了使系统能快速地进入同步态，刚开始时的平均时间应较小，然后逐步增加平均时间同时调整门限，一旦达到了正确的同步状态则系统失步的可能性就较小。应用时应该注意，使用内部的自适应同步功能，输出AUTO应与输入时钟SYNC相连；另外，应注意设备的线路延迟会影响到自适应同步状态，所以当多个STEL-2060C芯片复合并行使用以提高系统数据速率时，应使所有芯片同时重新置位（RESET）来保证这些芯片具有相同的自适应同步状态以均衡线路延迟。

STEL-2060C应用举例
　　STEL-2060C可用于多种不同的通信环境中，这里给出两个例子。
　　HDTV中的VB译码器
　　高清晰度数字电视是集数字信号处理、数字通信、计算机及网络、微电子等高新技术于一身的高科技产物，其发展得到各国的广泛关注。当数字视频广播信号通过地面信道传播时，由于地面信道特性变化剧烈，信号幅度、相位的变化，多径的时延和幅度的变化速度都远比卫星和有线电缆信道复杂，因此必须采取信道编码措施来降低系统的误码率，采用了VB算法的Viterbi译码器就是一种很有效的信道编码方法。
　　与DVB-T接收机调制端相反，均衡后的数据送入解映射模块，根据不同的星座图解调出相应的比特数据，由于后面要进行Viterbi译码，而软判决译码比硬判决译码具有更高的可信度，所以解映射需要给出一个可信度较高的“软信息”。由于衰落的频率选择性，被调制到高信噪比载波上的数据相对于低信噪比载波上传送的数据，先验可知具有更高的判决可靠性，所以为了软判决度量的“公平性”，同时提取出信道状态信息（CSI），并将其叠加到软判决信息中；再经过解内交织（解符号交织和解比特交织），将信道传输中的突发错误进行离散化，以提高纠错码的利用效率，然后数据送入前相纠错FEC的Viterbi内码译码模块，再经RS码同步等过程得到终的数据码流。
　　使用了VB译码的通信系统
　　是有关VB译码器的一个比较通用的例子，该系统采用BPSK或QPSK调制方式把数据流调制到45Mbps的速率上，使系统具有较强的抗噪声能力以减少误比特率。应该注意，若要采用卷积编码，系统应具备足够的带宽以传送高速率符号。此外，STEL-2060C是以同步的方式接收符号的，用户可利用SYMCKIN输入钟控制符号按时钟读入，当使用SYMCKIN的45Mbps频率（PARL为高）时，的数据速率为45Mbps；若使用SYMCKIN的90Mbps频率（PARL为低）时，相应的数据速率是90Mbps。

结束语
　　Intel公司生产的STEL-2060C Viterbi译码器结构简单，自适应同步速度快，效率高，可广泛地应用于高清晰度数字电视、无线局域网、卫星通信等多种数传系统中。