本文以Burr-Brown公司推出的PCM1748为例，说明音频DAC器件的改造方案。PCM1748是CMOS立体声集成电路。它采用TI公司的增强型多级∑-Δ结构和噪声整形技术，执着16～24位的工业标准音频数据以及三线串行控制端口操作，采样率可达100kHz。
2 音频DAC的工作原理
高分痃率音频DAC大都采用多级幅度量化高阶∑-Δ调制器结构中。这样，在实际应用中可以提高音频动态范围，减小时时钟抖动的敏感度，降低由此引发的失真；内置过采样的数字滤波器具有2种可供选择滚降特性：慢滚降和陡滚降。对于PCM1748，其内部是采用8级副度量化和4级噪声整形技术。8级调制器结构具有更的稳定性和抗抖动能力。过采样调制器和内插滤波器的采样率是64fs。是PCM1748的结构图。
BCK：音频数据位时钟；
DATA：音频数据输入；
LRCK：左右声道音频数据的锁存；
以上3个引脚都是数字逻辑，耐压能力5V。
ML：模式控制锁存输入；
MC：模式控制数据输入；
SCK：系统时钟输入；
ZEROL、ZEROR：左右声道零标志位；
VDD、DGND：数字电源；
VCC、AGND：模拟电源；
VOUTL：VOUTR：左右声道模拟输出；
VCOM：公共端。
PCM1748在正常供电电源下，是通过串行接口来送入数据和进行控制的。它的串行接口包括音频三线同步串行接口和控制三线异步串行接口。
音频串行接口包括LRCK、BCK、DATA。其中，BCK是串行音频位时钟。它的功能是将DATA上现有的数据通过此时钟作用送入音频接口的移位寄存器内，并且注意串行数据是在BCK的上升沿送入音频接口的。LRCK是串行音频接口在左/右声道数据字锁存时钟。它的功能是将数据锁存到接口内部的移位寄存器中。这里应当注意，无论BCK还是LRCK都应当与系统时钟SCK同步，因而LRCK和BCK应从系统时钟SCK获取。同时，LRCK与采样频率fs一致。BCK可选择为32、48或64倍的采样频率。PCM1748支持工业标准的音频数据格式，包括标准格式、I2S格式和左对齐格式。格式选择是通过控制寄存器来设置。所有格式都需要二进制补码，高位在前的音频数据，如所示左对齐格式及其操作时序。
PCM1748具有用户可编程的模式控制。这些可控模式是通过串行控制口送入控制字来设置的。具体的可控模式功能有：软静噪、过采样率、DAC操作控制、音频数据格式、输出相位选择等。相应的寄存器认状态和控制寄存器地址、定义，可参考说明书。
控制串行接口是通过对片上的模式寄存器进行编写来实现控制功能的。其中MD是串行数据输入，用来写模式寄存器；MC是串行位时钟，用来将数据控制口；ML是控制口的锁存时钟，是将控制字锁存到寄存器中。所有的串行控制口的写操作都是采用16位数据字，如所示。其中位为0；IDX[6～0]是标志位，它为写操作提供寄存器索引或地址，低7位D[7～0]是写放到该地址的寄存器数据值。表明这一写入时序。
通过串行口的正确控制及特定音频数据的输入，在音频特定采样频率及时钟控制下，再辅以必要的外围电源和输出电路，PCM1748就可以正常地进行音频数据转换了。
3 将音频DAC改造为通用
在保证音频DAC正常工作的前提下，将其改造成为通用型DAC的设计，要是要突破音频信号的数据格式和采样频率的限制，使其适应通用数据转换器的使用。为实现这一功能，我们采用TI公司的TMS320F206（简称F206）作为控制的器件，需要从以下几方面进行设计。
（1）电源的设计
音频DAC正常工作的电源包括模拟电源和数字电源。模拟电源VCC采用+5V供电，提供DAC模拟和输出滤波器的电源；数字电源VDD采用3.3V供电，提供数字滤波器和串行接口的电源。为减少电源数量，采用美信公司的DC-DC转换芯片MAX1748将+5V转换为3.3V，同时，系统中滤波和输出电路的运放需要-5V的电源，也可通过MAX735将+5V转换而得，如所示。
（2）时钟信号的设计
对于时钟的设计主要包括音频串行时钟的设计和控制串行时钟的设计2部分（见）。
音频串行时钟主要是BCK、LRCK、还有系统主时钟SCK。这里LRCK等于采样频率fs，BCK采用64fs。为设计简单，我们利用F206的CLKOUT1（20MHz）作为SCK，提供系统时钟，利用分频器件74HC393的256分频作为LRCK，4分频作为BCK。这样采样频率确定为20MHz/256=78.125kHz。通过不同的分频比可以确定不同的采样频率。
控制串行接口的时钟ML、MC可直接由F206的同步串口时钟CLKX和FSX提供。由于BCK和MC都是利用F206的同步串口时钟线CLKX， 为区分音频串行接口的数据和控制串行数据，BCK-CLKX和MC-CLKX采用模拟开关74HC251控制。需要送控制字时，将MC与CLKX接通；需要送数据时，将BCK与CLKX接通，并且通过8255扩展的I/O口进行74HC393和74HC251的触发和切换。
（3）数据的写入
音频串行口的数据输入DATA与F206的同步串行口DX相连，也就是数据由同步串口提供。F206采用连续模式下外部时钟方式。74HC393的4分频输出连至PCM1748的BCK和F206的CLKX。这里F206应设置同步串口寄存器SSPCR，采用CLKX外部时钟源。由于F206在CLKX上升沿发送数据，为保证数据的可靠传输，应设置SSPST改变CLKX极性，下降沿发送数据。这里，我们采用的是24位左对齐的数据格式。F206检测到LRCK的下降沿一定时间后开始传送数据，每次传送2个字。根据左对齐的方式只截取高24位作为需要的24位数据。这里需要说明的是，24位数据采用的是二的补码格式。控制串行口的数据直接利用F206的同步串口——突发模式内部时钟方式进行所需控制字的传送。MC与DX相连即可。
（4）输出调理电路设计
∑-Δ型DAC采用噪声整形技术来提高信号带宽范围内的信噪比。与此同时，在信号带宽范围外高于需耐奎斯特频率（fs/2）的噪声增大。这就是将噪声均匀分布到了直流，直至Kfs/2范围内，其中K为过采样率。为提高转换器性能，信号带宽外的噪声必须通过低通滤波器滤除。其是通过片上和片外的低通滤波器实现的。
PCM1748有左右2个声道，可以通过设置控制寄存器来选择输出的声道。这里，只利用1路输出VOUTL，此输出须经外部低通滤波和电压转换送到高速高模数转换器系统中，作为基准信号。
片外低通滤波器的截至频率为fs/2。在此方案设计中为78.125kHz/2=39.0625kHz。采用双电源供电的二阶巴特沃斯滤波器，利用多级反馈以减少频率和温度变化时对元件变化的敏感度，同时高质量的运算放大器也是保证DAC转换所需要的。片外的低通滤波电路如所示。
音频器件的输出都在某一中心值上下范围内。PCM1748是以50%VCC=2.5V为中心值，满量程为62%VCC=3.1V，也就是说输出的模拟信号是在0.95～4.05V范围内。为将输出转换到需要的0～2.5V范围内，需采用电压变换电路，如所示。
计算关系如下：
取R1=200Ω，则R2=526Ω，R3=160Ω。这里运放采用美信公司的MAX4431。它是低噪声低失真的宽带运算放大器。
通过以上几个方面的设计，音频系统可以实现通用DAC转换，其转换关系如表1所列。而且可通过程序将2的补码的格式转换成一般二进制，或者直接利用2的补码进行计算。
表1 改造后DAC输入-输出关系
4 程序设计
针对实际需要，可以设置不同的控制寄存器值，例如：改变数据格式、输出通道的选择等。这里给出系统和程序的工作流程图，如所示。
在设计程序时，要注意几点问题。在对音频器件的控制串行口进行操作时，时钟信号MC应通过数字开关切换到与CLKX相连；F206的同步串口采用突发内部时钟方式，这是通过设置SSPCR来控制的。在音频串行控制口操作时，BCK应切换到与CLKX相连；F206同步串口采用连续外部时钟方式，并且在CLKX下降沿发送数据，通过改变SSPCR和SSPST来实现。实验程序见本刊网络补充版（https://www.dpj.com.cn）。
5 总结
通过实际应用改造，音频器件不仅可以应用于视音频场合，也可将音频DAC器件用于一般的数模转换系统，从而实现高的数模转换。
免责声明: 凡注明来源本网的所有作品，均为本网合法拥有版权或有权使用的作品，欢迎转载，注明出处。非本网作品均来自互联网，转载目的在于传递更多信息，并不代表本网赞同其观点和对其真实性负责。
