HT1380-廉价的时钟芯片

时间:2007-04-15
  HT1380 串行时钟芯片
1 特点
1 工作电压2.0V 5.5V 表面贴装(尺寸见下表)
2 输入串行时钟: 2.0V 时500KHz
5.0V 时2MHz
3 工作电流:2.0V 时至少300nA
5.0V 时至少1 A
4 与TTL兼容
5 串行I/O口传送
6 两种数据传送方式: 单字节传送
多字节传送字符组方式
7 所有寄存器都以BCD 码格式存储
Unit:um
Pad NO. X Y Pad NO. X Y
1 -1060.5 1000 5 1050.6 54.15
2 -1060.5 683.13 6 1050.8 472.16
3 -1060.5 -236.14 7 1050.4 770.21
4 1050.62 -710
2 用途
1 微型计算机串行时钟
2 时钟和日历
3 概述
H1380 是一个带秒分时日日期月年的串行时钟保持芯片每个月多少天以及闰年能自


动调节HT1380 低功耗工作方式HT1380 用若干寄存器存储对应信息一个32.768KHz的晶振校准时


钟为了使用引脚HT1380 使用一个I/O口与微信息处理机相连仅使用三根引线1 /RST 复


位2 SCLK 串行时钟3 I/O 口数据就可以传送1字节或8字节的字符组


4 引脚定义
符号管脚号描述
NC 1 空脚
X1 2 振荡器输入
X2 3 振荡器输出
VSS 4 地
/RST 5 复位引脚
I/O 6 数据输入/输出引脚
SCLK 7 串行时钟
VDD 8 正电源
1
2
3
4
5
6
7
(0.0)
X1
X2
VSS
VDD
SCLK
IO
RST
Chip Size:2480 x 2390(um) 2
1
2
3
4
5
6
8 NC
X1
X2
Vss
I/O
SCLK
VDD
RST
2
5 范围
工作电压-0.3V – 5.5V 储藏温度-50 - 125
输入电压VSS-0.3V – VDD+0.3V 工作温度0 - 70
6 直流特性
测试条件符号参数
VDD 条件
值典型值值单位
VDD 工作电压- - 2 - 5.5 V
2V - - 100 nA ISTB 静态电流
5V
-
- - 100 nA
2V - - 0.3 uA IDD 工作电流
5V
空载
- - 1.0 uA
2V VOH=1.8V -0.2 -0.4 - mA IOH 输出电流
5V VOH=4.5V -0.5 -1.0 - mA
2V VOL=0.2V 0.7 1.5 - mA IOL 灌电流
5V VOL=0.5V 2.0 4.0 - mA
VIH 高电平5V - 2 - - V
VIL 低电平5V - - - 0.8 V
FOSC 系统频率5V 32.768KHz 晶体- 32.768 - KHz


2V - - 0.5 KHz FSCLK 串行时钟


5V


-


- - 2 MHz


ISTB特指SCLK I/O /RST 开漏且时钟停止位必须设置为逻辑1 振荡停止


3


7 交流特性


符号参数VDD 值值单位


2V 200 - tDC 数据到时钟建立


5V 50 -


ns


2V 280 - tCDH 时钟到数据保持


5V 70 -


ns


2V - 800 tCDD 时钟到数据延时


5V - 200


ns


2V 1000 - tCL 时钟低时间


5V 250 -


ns


2V 1000 - tCH 时钟高时间


5V 250 -


ns


2V 1000 0.5 fCLK 时钟频率


5V 250 2.0


MHz


2V - 2000 tR


tF


时钟上升及下降时


间5V D.C 500


ns


2V - - tCC 复位到时钟建立


5V - -


us


2V 240 - tCCH 时钟到复位保持


5V 60 -


ns


2V 4 - tCDZ 复位静止时间


5V 1 -


us


2V - 280 tCDZ 复位到I/O 由


高变低时间5V - 70


ns


8 特征概述


HT1380 主要包括以下几点


1 一个数据移位寄存器组存储时钟/日历数据命令控制逻辑振荡器电路和读时钟两种数据传


送方式单字节和多字节


2 在开始发送数据之前先把/RST置高发送一个带地址和命令信息的8 位命令字紧跟命令之


时钟/日历数据传送至相应的寄存器中或从相应寄存器传送出来读


3 /RST 引脚在数据传送完毕应保持低电平


4 所有数据的输入是在SCLK 的上升沿有效输出在SCLK 的下降沿有效


5 单字节传送需要16 个SCLK 时钟脉冲多字节传送需要72 个SCLK 时钟脉冲输入输出数据


都是从0 位开始


HT1380 还包括两个附加位时钟停止位CH 和写保护位WP 这些位控制振荡器的工作和数据


能否写入寄存器中这两位应首先规定为了读写寄存器组


9 命令字节


1 每个数据的传送都是在命令字节中规定寄存器的工作方式是读写还是测试是单字节还是多


字节传送


4


2 命令字节的格式


7 6 5 4 3 2 1 0


1 0 0 A3 A2 A1 A0 R/W


A0 A2:寄存器地址


A3: A3=1 时测试模式, A3=0 时常规模式


R/W:为1时读,为0 时写


当命令字节为1001xxx1 时,HT1380 设置在测试模式,这种仅为半导体公司测试时使用,如果使用普通


的,不可预测条件的变化


10 时钟停止位


当把秒寄存器的第7 位时钟停止位设置为1时时钟振荡器停止HT1380 进入低功耗方式


当该位写入0 时起动时钟开始


下表是寄存器的地址和数据格式


寄存器定义寄存器地址


A0 A2


特征命令


地址


读写


控制


数据


(BCD) 7 6 5 4 3 2 1 0


80 写0 秒


81 读


00 59 CH 10 秒秒


82 写1 分


83 读


00 59 0 10 分分


12 小时84 写01 12 0 AP HR 2


24 小时85 读00 23


12/24


0 10 HR



86 写3 日期


87 读


01 31 0 0 10 日期日期


88 写4 月


89 读


01 12 0 0 0 10 月月


8A 写5 日


8B 读


01 07 0 0 0 0 星期


8C 写6 年


8D 读


00 99 10 年年


8E 写7 写保护


8F 读


00 80 WP 通常0


CH: 时钟停止位寄存器2的第7位12/24小时标志


CH=0 振荡器工作允许bit7=1,12 小时模式


CH=1 振荡器停止bib7=0,24小时模式


WP: 写保护位寄存器2的第5位:AM/PM 定义


WP=0 寄存器数据能够写入AP=1 下午模式


WP=1 寄存器数据不能写入AP=0 上午模式


11 写保护寄存器


当写保护寄存器的高位为0 时允许数据写入寄存器写保护寄存器可以通过命令字节8E 8F 来


5


规定禁止写入/读出写保护位不能在多字节传送模式下写入


12 复位和时钟控制


1 当复位引脚/RST 为高时建立的控制逻辑才起作用这个复位引脚通常也用来终止单个字节或


多个字节传送在每个数据传送完成应把复侠引脚置低


2 当数据输入时数据必须在串行时钟的上升沿期间有效当数据输出时数据在串行时钟的下


降沿有效


3 当复位引脚RST 输入低电平且I/O 口呈现高阻抗状态时所有数据传送终止


13 多字节传送方式


当命令字节为BE 或BF 时HT1380 工作在多字传送模式8个时钟/日历寄存器从寄存器0 地址开始


连续读写从0位开始的数据


14 数据输入/输出


1 写入数据首先输入写入命令紧跟相应的数据字节在下一8 个串行时钟脉冲的上升沿写入


附加时钟忽略数据从0 位开始写入


2 读出数据首先输入读命令紧跟相应的数据字节在下一8 个串行时钟脉冲的下降沿输出第


一个数据位在读命令字写入之后的个下降沿输出附加的串行时钟重复输出数据只要/RST 引脚保


持高电平数据输出从0 位开始


15 晶振的选择


一般用一个32.768KHz 晶振直接与HT1380相连,为了获得更的时间加入一个8pF电容


下图是单字节及多字节传送方式


SCLK


RST


I/O


SCLK


RST


I/O R/W 1 1 1 1 1 1 0


0 1 2 3 4 5 6 7 0 7 0 7


COMMAND BYTE DATA BYTE0 DATA BYTE7


0 1 2 3 4 5 6 7 0 1 2 3 4 5 6 7


R/W A0 A1 A2 A3 0 0 1


COMMAND BYTE DATA BYTE


6


流程图


1 振荡器工作CH=0 2 多字节传送


写保护打开WP=0


开始


设置RST 引


脚从低到高


输入写保护命令8EH


7 寄存器的高位置0 打开写保护


复位RST 引脚从高


到低再由低到高


输入写命令80H


0 寄存器的高位置0 使振荡器工作


复侠RST 引


脚从高到低


END


开始


打开写保护使振荡器工作


设置RST 引


脚从低到高


输入多字节传送模式命令


BEH 或BFH 从0位开始


读或写所有寄存器64 位


从0寄存器0位开始


复位RST 引


脚从高到低


END


7


4 单字节传送


uP


VDD


Interlace


X2


X1


HT 1380


Vss


SCLK


I/O


RST 



  
上一篇:高速数字信号处理器扩展存储空间的设计
下一篇:AT89C系列单片机烧写器的自制

免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。

相关技术资料