SMIC参考流程采用了Cadence的技术,是一套完整的对应CPF的RTL-to-GDSII低功耗流程,目标是使90纳米系统级芯片设计实现高效功耗利用。它结合了SMIC 90纳米逻辑低漏泄1P9M 1.2/1.8/2.5V标准工艺,以及商用低功耗库支持。该流程在所有必要的设计步骤中都具备功耗敏感性,包括逻辑综合过程、模拟、可测性设计、等效验证、硅虚拟原型设计、物理实现与全面的签收分析。
CPF是由Si2批准通过的一种标准格式,用于指定设计过程初期的低功耗节省技术——实现低功耗能力的分享和重用。Cadence低功耗解决方案是业内早的完整流程,将逻辑设计、验证、实现与Si2标准的通用功率格式(CPF)相结合。
免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。